低壓降線性穩壓器分析與設計

全文

(1)

亞 東 技 術 學 院

低壓降線性穩壓器分析與設計

李民慶 王清松 李明達 曾世宏 林章偉 林重佑

電子工程系

摘要

低 壓 降 線 性 穩 壓 器 (Low Dropout Linear Regulator﹐LDO),擁有體積小,低雜訊之特性,更 因其轉換效率之提升,近年來成為小功率降壓、穩 壓電路之主流。本文針對組成一LDO 穩壓器之基本 單元:精準參考電壓電源、誤差放大器、功率電晶 體之設計考量加以分析、模擬,最後利用台積電0.35 μm 製程模擬,設計輸入電壓為 2.0V 至 3.3V,輸出 電壓為1.3V 之 LDO,探討操作在不同負載電流下, 其穩定度的問題,為能反應負載電流改變,LDO 之 整體迴授電路有良好的暫態響應,能對輸出電壓如 何快速穩定,均在本文中加以分析。 此外整體LDO 電路之電源拒斥比、溫度補償、 靜態電流,也都納入分析設計之考量。 關鍵詞:低壓降線性穩壓器、能隙參考電壓電路 、誤差放大器、溫度係數

壹、前言

在目前的電子產品中,不論是消耗性的電子產 品或是電子系統,都朝向短小輕薄,應用功能多元 化之趨勢,其相對的製程也就需要越來越小,而製 程越小所需要消耗功率也可減少,但應用功能多元 化所需外接電源與 IC 內部電路所需之電壓不盡相 同,故需要各種穩壓電路做電壓轉換的功能。 電壓轉換的方式大約可分為兩種:一種為切換 式穩壓器(Switch-mode Regulator),另一種則為線

性穩壓器(Linear-mode Regulator)。近年來 LDO 更 因其轉換效率的提昇,加上其體積小、低雜訊的特 性,目前已成為小功率降壓與穩壓電路的主流,本 文首先針對LDO 電路架構加以分析。

貳、低壓降線性穩壓器之重要特性參數

一個低壓降線性穩壓器之基本結構包含有:一 個參考電壓源電路、一個誤差放大器、一個輸出功 率電晶體以及兩個迴授電阻[1] ,如下圖一所示。 圖一 低壓降線性穩壓器基本結構 當迴授電壓大於參考電壓時,誤差放大器就會 控制輸出電晶體流出的電流減小,以降低輸出電 壓,反之亦然。如此ㄧ來,輸出電壓就可以由誤差 放大器、PMOS 輸出功率電晶體構成之整體閉迴授 電路快速控制在一個準確、穩定的電壓位準,輸出 電壓可以用下列的(1)式表示: 1 2 (1 ) out ref R V V R = +

(1)

(2)

對於一低壓降線性穩壓器在設計上所需考量的 參數包括有:輸出電壓差( Dropout voltage )、線電壓 調 節 率( Line regulation ) 、 負 載 調 節 率 ( Load regulation )、接地電流( Ground current )、電源效率 ( Efficiency )、暫態響應( Transient response )、頻率 響應( Frequency response )…等[2]。 輸出電壓差在線性穩壓器中是一個非常重要的 參數,它指的就是在提供穩定輸出電壓的前提下, 輸出功率電晶體的汲極和源極的電壓差,它直接關 係到的就是電源功率的消耗,越大的跨壓所損失的 功率就越大。 線電壓調節率,指的是當輸入電壓產生變化 時,相對於輸出端電壓的改變,其表示為: out in V Line Regulation V Δ = Δ

(2) 低壓降線性穩壓器另ㄧ個主要考量就是負載調 節率,表示當負載端有變化,也就是輸出電流有改 變時,輸出電壓的變化率,其表示為:

out out

V

Line Regulation

I

Δ

=

Δ

(3) 接 地 電 流 又 稱 為 暫 態 電 流 ( Quiescent current, ),乃輸入電流與輸出電流間的差,由圖 二可知道接地電流可表示為(4)式,靜態電流包括了 電路中的偏壓電流(如:差動放大器、參考電壓源和 驅動輸出電晶體的電流),它造成無謂的消耗電源, 降低電源效率。

LDO

Iin

Iout

Iq

圖二 接地電流 q in out

I

=

I

I

(4) 低壓降線性穩壓器的功率效率,定義為輸出功 率和輸入功率的比值:

100%

(

)

out out q out in

I

V

Efficiency

I

I

V

×

=

×

+

(5) 欲提升穩壓器的效率, 必須降到越低越好。 當 很小可以忽略的時候,明顯的功率效率是由輸 出電壓和輸入電壓的比值決定。 當負載電流瞬間改變時,對於輸出電壓變化的 高低起伏以及電壓回穩的時間,都是暫態響應討論 之重點。影響暫態響應因素包括:輸出電容、輸出 電容的等效串聯電阻、最大負載電流等。圖三表示 LDO 之暫態響應,負載由輕載變化到重載時,會把 輸出電壓拉下來,經t1 時間後,迴授電阻感測到此 電壓變化,再經LDO 整體閉迴授電路,加以做穩定 的工作,也就是t2 時間內的反應。反之,當一個負 載由重載切換到輕載的變化時,也會有一個暫態輸 出電壓變化, 同樣的迴授電阻也會感測此電壓變 化,經LDO 整體閉迴授電路控制,以穩定電壓,而 這個穩定的時間就是t4 的反應時間。 圖三 暫態響應示意圖 欲分析低壓降線性穩壓器的頻率響應,將LDO 整體迴授迴路打斷後顯示圖四之交流等效示意模 型,其中 、 ,分別為誤差放大器與 PMOS 功率元件之轉導( Transconductance), 是輸出電 晶體的輸出阻抗, 與 分別為誤差放大器 的輸出電容與輸出電阻, 則是預估之下一級電 路的輸入電容,而整體開迴路轉移函數為(6)式,分 a m

g

,

g

m,ps ps

R

pa

C

R

pa b

C

q

I

q

I

q

I

out

I

in

I

q

I

(3)

別有三個極點和一個零點, 為誤差放大器之感測 電壓, 為迴路電阻之輸出電壓分壓。 2 , . 1 2 1 ( ) f b ( // ) m a pa m ps out s pa V R T s g R g Z V R R SC = = × + (6) 其中, 為輸出阻抗,由下(7)式所示, 1 2 1 1 //( ) // //( ) //

out ps out esr

out b Z R R R R R SC SC = + + (7) 圖四 LDO 交流等效模型 第一個極點是由輸出電容以及低壓降線性穩壓 器的輸出阻抗所形成;第二個極點是由差動放大器 到輸出電晶體之間的寄生電容和電阻所形成;第三 個極點是由輸出電容的等效串聯電阻 以及 所形成;唯一的零點是由輸出電容 以及其等效 串聯電阻 所形成,分別由式(8 )至式(11)所示, 1

1

2 (

//

)

p

out ps esr out

f

R

R

R

C

π

=

+

(8) 2

1

2

p pa pa

f

R C

π

=

(9) 3

1

2

p esr b

f

R C

π

=

(10)

1

2

Z esr out

f

R C

π

=

(11) LDO 欲有良好的穩定度,就必須提高整體開迴 路增益 T(s)之增益及相位邊限,提高誤差放大器之 增益可提高 T(s)之增益,而提高相位邊限,一般的 方法是用零點來消除其中一個極點,等效串聯電阻 esr

R

的值關係到的就是零點的位置,太大或者太小 對於整體的穩定度都有影響,

R

esr如果太小,會導

致零點低於單位增益頻寬( Unit Gain Bandwidth ),使 得原本要對電路作補償的效果就消失了,相對

R

esr 太大,造成零點位置過小,使得原本在單增益頻率 之下的第三個極點也跑到前面,導致LDO 電路不穩 定。 本文欲說明上述低壓降線性穩壓器的基本特 性,係利用圖五之LDO 完整電路來敘述整體模擬、 分析設計之原則,其中

M

i1

M

i4

R

i1為一個參 考電流源, 為能隙參考電壓源,將在下節加以 敘述,

M

1

M

7為一個二級誤差放大器(Two Stage Amplifier), 為功率電晶體,其他則為低壓降 穩壓器的基本電路。 圖五 低壓降線性穩壓器完整電路

參、能隙參考電壓電路之設計

參考電壓源要準確,除了製程上的變異要考慮 到之外,外在溫度的變化,也會造成參考電壓的變 動,所以目前最好的作法就是使用能隙參考電壓電 路( Bandgap Voltage Reference Circuit, BGVR ),用來 消除由溫度變化造成的參考電壓變化誤差。 將一個隨溫度遞減的電壓(具有負溫度係數),和 一個隨溫度遞增的電壓(具有正溫度係數)做比例上 的相加,讓參考電壓在某一個溫度下,其溫度係數 剛好為零,此乃一不會隨溫度改變之參考電壓電路 設計原則。 一PN 接面的二極體,其順向電壓就具有負的溫 度係數,以雙載子電晶體的基極-射極電壓為例,其 對 溫 度 微 分 後 , 如 下 式(12) 所 示 , 在 室 溫

K

T

= 300

° 、

V

BE

=

0

.

75

V

時,基極-射極間電壓 s

V

fb

V

out

Z

esr

R

C

b out

C

esr

R

功率元件 誤差放大器 ref

V

pt

M

(4)

之溫度係數約為

1

.

5

mV

/

o

K

[3]。

(4

)

g BE T BE

E

V

m V

V

q

T

T

+

=

(12) 至於產生正溫度係數的電路,通常由兩個操作 在不同集極電流下的雙載子電晶體,由圖六簡示, 將相減之後的式子微分之後為式(13),可得到一正溫 度係數的電壓,而式(13)中的 N 為

I

C1

/

I

C2,係數 大小就由集極電流的比值來決定。 Q1 Q2 nl I Vdd BE V Δ

+

-Ic1 Ic2 圖六 正溫度係數電壓之產生

ln

BE

V

k

N

T

q

∂Δ

=

(13)

根據前面所說明的能隙參考電壓電路,再包括 了誤差放大器、正溫度係數電壓產生電路和起動電 路,整個LDO 穩壓器之能隙參考電壓電路即如圖七 [4]所示。 圖七 能隙參考電壓電路 上圖中的R2a1=R2b1,且 R2a2=R2b2,是為了 降低誤差放大器的輸入電壓,而誤差放大器的設計 將在下一段在加以探討。 當溫度改變的時,差動放大器兩端的電壓會有 一個差值,而此差值經過差動放大器之放大後會去 調整M1 和 M2 所流過的電流,而達到補償的功能, 再經由M3 利用電流鏡( Current Mirror )複製電流, 流至R3,而 LDO 穩壓器所需之參考電壓即為在 R3 上的壓降。在圖七中,有可能會發生有完全沒有電 流的情形,所以加了Ms1 到 Ms4 之啟動電路來啟動 整個電路。 啟動電路的動作情形為,當電源電壓送電時 MS1 和 MS2 會導通,而這時的 MS3 和 MS4 也會導 通,當A、B 兩端電壓持續上升,直到一段時間後, 這時MS3 和 MS4 會再打開( Cut Off ),這樣就可以 解決無電流的情況。

肆、誤差放大器之設計

誤差放大器在一個低壓降線性穩器中扮演著非 常重要的角色,整個穩壓器性能表現的好壞,往往 受限於誤差放大器的設計。而一誤差放大器所考慮 的參數有:低頻增益( DC Gain ),單增益頻寬( Unit Gain Bandwidth ),相角邊限( Phase Margin ),輸入 共模電壓範圍( Input Common Mode Range ),共模互 斥比( Common Mode Rejection Ratio ),電源電壓拒 斥比( Power Supply Rejection Ratio ),扭轉率( Slew Rate ),輸入雜訊電壓(Input Voltage Noise),消耗功 率( DC Power Dissipation )等[5],其中又以低頻增 益、單增益頻寬、相角邊限和扭轉率等參數最為重 要。 通常若只考慮快速反應的設計,ㄧ個單級的運 算放大器( OP Amplifier )是個不錯的選擇,如圖八所 示,也由於它只有單一極點,所以也沒有穩定度上 的問題。單級的運算放大器之主極點位於運算放大 器之輸出端,次要極點位於閘極,兩者間通常有相 當大的差距,因此可視為單極點系統,單增益頻寬 約為下(14)式所示,其中

g

m

M

1

M

2之轉導[6]。

(5)

2

m L

g

Unit Gain Bandwidth

C

π

=

(14)

Vdd

M3

M4

Vin

Vin

Vout

M1

M2

Vbias

M5

Cl

圖八 單級運算放大器 對一個需要高迴路增益的低壓降線性穩壓器來 說,單級運算放大器並不適合。 二級的運算放大器如圖九所示,它有兩個極 點,一個零點,一LDO 穩壓器要使用二級式運算放 大器就要考慮穩定度上的問題。二級運算放大器之 各級增益,如下兩式所示, 1 2

(

( 5)

//

( 3)

)

V m ds m ds m

A

=

g

×

r

r

(15) 2 6

(

( 6)

//

( 7)

)

V m ds m ds m

A

=

g

×

r

r

(16) 故二級運算放大器之單位增益頻寬約為: 2

=

2

m L

g

Unit Gain Bandwidth

C

π

(17) 為使低壓降線性穩壓器能有良好的快速穩定之 操作性能,就必須要提高此二級放大器的電壓增 益,由於單級放大器的電壓增益較低,使得最後的 效果較差;相對的二級放大器的電壓增益較高,所 以用在低電壓線性穩壓器,是一個不錯的選擇。 本文所使用的放大器為 P 型二級運算放大器, 當然也可以使用N 型二級運算放大器,或是其他種 類的放大器,如疊接放大器( Cascade Amplifier )或三 級運算放大器( Three Stage Amplifier )等,但如果使

用N 型二級運算放大器,則會導致放大器的輸入電 壓提高,使用其他種類的放大器,又會導致整個面 積變大,相對的成本提高,故使用 P 型二級運算放 大器最為適合運用在LDO 穩壓器 IC 之設計。 圖九 二級式運算放大器

伍、功率電晶體設計之考量

MOS 電晶體幾乎沒有閘極電流,故不會造成 LDO 輸入電流的浪費,且 MOS 電晶體所需輸入輸 出電壓差也較小,故較適合用於低壓降線性穩壓器 的架構。若以NMOS 電晶體作為輸出元件,所需的 面積大小可以比PMOS 電晶體來得小,且其電子移 動速率比PMOS 電晶體高,但是 NMOS 需要較高的 驅動電壓,使得在設計 LDO 穩壓電路時增加複雜 度,所以目前常都是以 PMOS 居多,故本文採用 PMOS 來作為輸出功率電晶體。

陸、實驗結果

本文係用台積電 0.35μm 製程,模擬分析上述 各節分析設計之電路,以下是各項模擬及分析的結 果。 在低壓降線性能穩壓器或能隙參考電壓電路裡 所使用的二級運算放大器,分析設計考量最重要的 三項參數就是低頻增益,相角邊限和扭轉率。 ● 二級誤差放大器之增益、單增益頻寬、扭轉率: 根據下圖十和圖十一之糢擬分析結果可知,二 級誤差放大器增益約為 80dB,頻寬為 2.3MHz,相 角邊限約為57.3 度,而扭轉率約為 8.5v/us。

(6)

圖十 誤差放大器之低頻增益 圖十一 誤差放大器之扭轉率 ● 參考電壓電路之溫度係數及其穩定度: 以下是模擬能隙參考電壓電路,溫度由0 C0 0 100 C,輸出參考電壓為0.97V,由下圖十二可知, 最 上 部份 為製 程 中的 標準 製 程( Typical Model , TT ),第二部份為( Slow NMOS Slow PMOS model , SS ),第三部份為( Slow NMOS Fast PMOS model , SF ),第四部份為( Fast NMOS Slow PMOS model , FS ),最後部份為( Fast NMOS Fast PMOS model, FF ),其中標準 TT 製程之溫度係數為3.6ppm/0C, SS 製程溫度係數為6ppm/0C,SF 製程之溫度係數5.6ppm/0C,FS 製程之溫度係數為5.0ppm/0C FF 製程之溫度係數為7.6ppm/0C,所有製程之參考 輸出電壓之變化均小於1mV 以下,如下圖所示。 圖十二 能隙參考電壓電路溫度模擬 再由下圖十三可知,當提供電壓從2.0V 至 3.3V 時,能隙參考電壓電路之輸出電壓均可穩定0.97V。 圖十三 能隙參考電壓電路供應電壓模擬 ● LDO 穩壓器之暫態響應與線、負載調節率: 最後為整體 LDO 低壓降線性穩壓電路之模 擬,由圖十四顯示,當輸入電壓為 2.0V,負載由 0 到100mA,輸出電壓落差為 20.2mV。輸出電壓經過

(7)

1.2us 會穩定。且計算其負載調節率為 4uV/mA。所 模擬出來的和上面所述的暫態響應是一樣的。再由 圖十五可知,當輸入電壓為2.0V 增高至 4.5V,輸出 電 壓 落 差 為 1.4mV , 而 計 算 之 線 電 壓 調 節 率 為 0.56mV/V。 圖十四 LDO 穩壓器之暫態響應 圖十五 LDO 穩壓器之線電壓調節率 ● LDO 穩壓器之溫度係數及其穩壓度: 構成LDO 之參考電壓源( BGVR )須考慮溫度變 化問題,所以LDO 穩壓器也須考慮溫度之變化,由 圖十六顯示溫度由0 C0 100 C0 ,LDO 之輸出電壓 變化約少於 5.5mV 以下,且計算出溫度係數約為 0 42.3ppm/ C。再由圖十七顯示,當負載由 0 轉成 100mA 時,且 LDO 穩壓電路的輸入電壓由 2.0V 變 化至3.3V,LDO 穩壓器之輸出電壓都能穩定在所需 要電壓1.3V 之規格內。 圖十六 LDO 穩壓器之溫度係數 圖十七 LDO 穩壓器之穩壓度 ● LDO 穩壓器之 PSRR: 接著是來測量 LDO 穩壓器當輸入電壓有擾動 時,LDO 穩壓器之輸出是否會跟著變動,也就是說, PSRR 值越小,則越不會受到輸入端的變化而變化。 由下圖十八可以看出,當輸入電壓為1.2V,頻率為 100KHz,它的 PSRR 為-126dB。 圖十八 LDO 穩壓器之 PSRR

(8)

LDO 整體閉迴路之頻率之頻率響應: 最後模擬的是整體LDO 穩壓電路的穩定度,由 下圖十九可知道,當負載為輕載 0mA 時,LDO 之 相角邊限為60 度,增益約為 79.2dB,而負載為滿載 100mA 的時候,LDO 之相角邊限為 65 度,增益約 為87dB,所以此 LDO 線性穩壓電路操作在負載由 0 轉成100mA 時,輸出電壓是可以穩定的。 圖十九 整體 LDO 穩壓器之穩定度

柒、結論

將 上 節 實 驗 之 能 隙 參 考 電 壓 電 路(BGVR) 和 LDO 低壓降線性穩壓器重要特性參數結果,分別整 理列表在表一及表二。 由下表一可知一個CMOS 構成之 LDO 低壓降 線性穩壓器,輸入電壓由2.0V 至 3.3V,輸出電壓維 持在1.3V,負載電流由 0 至 100mA 變化,其負載調 節率為4uV/mA,線電壓調節率為0.56mV/V,溫 度可操作範圍為0 C0 100 C0 ,LDO 輸出電壓變化 約為5.5mV 以下,溫度係數為42.3 /0 ppm C ,消耗 電流為12uA。 表一 能隙參考電壓電路(BGVR)特性參數 特性參數 Spec. Supply Voltage 2.0V ~ 3.3V Max. Current Consumption at 2-V Supply 16.2 uA Reference Voltage 0.98 V TC at Vdd=2.0V 3.6ppm/oC 表二 LDO 低降壓降線性穩壓器特性參數 特性參數 Spec. Supply Voltage 2.0V~3.3V Ground Current 12uA

Output Current 0 to 100mA Output Voltage 1.3V Line Regulation 0.56mV/V Load Regulation 4uV/mA

Temperature o 42.3ppm/ C Coefficient -126dB 在整個低壓降線性穩壓器裡的放大器還可以用 其他的架構來完成[7],但是換了其他的架構又有可 能會使晶片的面積變大或是消耗過多的電流,亦或 是要如何提高低壓降穩壓器效益和能隙電壓對於溫 度係數的補償[8] [9],如何減少不必要的電流消耗, 以及如何把輸出電容移除[10],以上這些都是值得再 深入探討的問題。

參考文獻

[1] K. N. Leung, P. K. T. Mok and S. K. Lau, “A Low-Voltage CMOS Low-Dropout Regulator with Enhanced Loop Response,” IEEE International Symposium on Circuits and System, vol.1, pp.385-388, May 2004.

[2] Jiann-jong Chen “精巧型功率積體電路設計, ” 2006.

[3] B. Razavi, “Design of Analog CMOS Integrated Circuits,” McGraw-Hill, 2001.

[4] K. N. Leung and P. K. T. Mok, “A Sub-1-V 15-ppm/℃ CMOS Bandgap Voltage Reference without Requiring Threshold Voltage Device," IEEE Journal of Solid-State Circuit, vol. 37, no. 4, pp. 526-530, Apr. 2002.

[5] Hong-Yi Huang, “CMOS Analog Integrated Circuits Design and Simulation,” 2006.

(9)

[6] Phillip E. Allen and Douglas R. Holberg,“CMOS Analog Circuit Design,” Saunders College Publishing HBJ, 2002.

[7] Mahattanakul, J. “Design Procedure for Two-Stage CMOS Operational Amplifiers Employing Current Buffer,” IEEE Transactions on Circuits and Systems II, Vol 52, pp766 – 770, Nov. 2005. [8] Mok, P.K.T. and Ka Nang Leung, “Design

Considerations of Recent Advanced Low-Voltage Low-Temperature-Coefficient CMOS Bandgap Voltage Reference,” IEEE Custom Integrated

Circuits Conference, pp,635-643, Oct. 2004. [9] Giuseppe De Vita and Giuseppe Iannaccone, “A

Sub-1 V, 10 ppm/°C Nanopower Voltage Reference,” IEEE European Solid State Circuits Conference pp.307-310, 2006.

[10]Ka Nang Leung and Mok, P.K.T, “A

Capacitor-Free CMOS Low-Dropout Regulator with Damping-Factor-Control Frequency

Compensation,” IEEE Journal Solid-State Circuits, Vol. 38, p p.1691 – 1702, Oct. 2003.

(10)

Analysis and Design of Low Dropout Linear Regulator

Min-Chin Lee, Ching-Song Wang, Min-Da Lee,

Su-Hon Sze, Jan-Wei Lin, Son-Iou Lin

Department of Electronic Engineering

Abstract

Low Dropout Linear Regulator ( LDO) is commonly used in portable battery low-power applications due to their high power density, low noise and improving power efficiency characteristics. In this paper, the main components within LDO consist of a precision voltage reference, an error amplifier and a power PMOS transistor are analyzed and discussed in detail. In order to maintain the LDO stability and performance over wide load current range, a novel temperature compensation scheme in Bandgap Voltage Reference Circuit (BGVR) and ensure closed-loop stability is proposed. The high open-loop DC gain is boosted up by a two-stage error amplifier in which increase the regulator transient response. To demonstrate the feasility of the design procedure, a LDO with input voltage from 2.0V to 3.3V and output voltage 1.3V is designed and fabricated using TSMC 0.35μm process. Simulation results show that with output current from 0 ~ 100mA, the line regulation is 0.56 mV/V and load regulation is 4uV/mA. The PSRR, temperature coefficient and ground current of LDO are analyzed and discussed in this paper.

Keywords:Low Dropout Linear Regulator, Bandgap Voltage Reference Circuit, Error Amplifier, Temperature

數據

Updating...

參考文獻

Updating...