電磁干擾濾波器整體問題探討及設計

(1)

行政院國家科學委員會專題研究計畫成果報告

電磁干擾濾波器整體問題探討及設計

計畫類別：個別型計畫計畫編號： NSC92-2218-E-002-051- 執行期間： 92 年 11 月 01 日至 93 年 10 月 31 日執行單位：國立臺灣大學電機工程學系暨研究所計畫主持人：陳德玉計畫參與人員：陳德玉教授、謝宏毅、李忠樹、徐健國、陳培員、潘添福、劉沛鑫、林天麒、王珽弘、曾成德、莊湘微報告類型：完整報告報告附件：出席國際會議研究心得報告及發表論文處理方式：本計畫可公開查詢中華民國 93 年 11 月 18 日

(2)

行政院國家科學委員會補助專題研究計畫

■ 成果報告

□ 期中進度報告

電磁干擾濾波器整體問題探討及設計

計畫類別：■個別型計畫 □整合型計畫

計畫編號：NSC92－2218－E－002－051

執行期間：92 年 11 月 1 日至 93 年 10 月 31 日

計畫主持人：陳德玉教授

共同主持人：

計畫參與教授：陳德玉教授

計畫參與學生：謝宏毅、李忠樹、徐健國、陳培員、潘添福、劉沛鑫、

林天麒、王珽弘、曾成德、莊湘微

成果報告類型(依經費核定清單規定繳交)：□精簡報告 ■完整報告

本成果報告包括以下應繳交之附件：

□ 赴國外出差或研習心得報告一份

□ 赴大陸地區出差或研習心得報告一份

■

出席國際學術會議及發表之論文一份

□ 國際合作研究計畫國外研究報告書一份

處理方式：除產學合作研究計畫、提升產業技術及人才培育研究計畫、

列管計畫及下列情形者外，得立即公開查詢

□涉及專利或其他智慧財產權，□一年 □二年後可公開查詢

執行單位：台灣大學電機系

中華民國九十三年十月三十一日

(3)

可供推廣之研發成果資料表

□可申請專利 □可技術移轉日期：93年10月31日 國科會補助計畫 計畫名稱：電磁干擾濾波器整體問題探討及設計計畫主持人：陳德玉教授計畫編號：NSC92－2218－E－002－051 學門領域：電力電子 技術/創作名稱 中文：電磁干擾濾波器之設計及探討包含混模雜訊效應

英文：A Filter Design Procedure Incorporating Mixed-Mode EMI Noise for Off-Line Switching Power Supplies

發明人/創作人 陳德玉教授 技術說明 請參考“國科會專題研究計畫成果報告＂書 可利用之產業 及 可開發之產品 電源供應器產業 技術特點 在 EMI 濾波器設計中，我們基於對混模雜訊的了解，所以能夠排除由混模所造成的濾波器元件過度設計（Over-Design），以達成精簡濾波器元件數之目的。 推廣及運用的價值 採用所提出之混模雜訊概念設計 EMI 濾波器，能夠確實節省濾波器之體積與製作成本，因此極具推廣及應用價值。 ※ 1.每項研發成果請填寫一式二份，一份隨成果報告送繳本會，一份送貴單位研發成果推廣單位（如技術移轉中心）。 ※ 2.本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。 ※ 3.本表若不敷使用，請自行影印使用。

(4)

中文摘要

本研究計畫報告內容包含雜訊分離器之製作，與考慮混模雜訊效應電磁干擾濾波器的設計流程兩部分。在雜訊分離器方面，我們使用了高準確性並符合測量頻寬所需範圍（10KHz～30MHz），且輸入與輸出阻抗皆為 50Ω的功率結合器來製作，所以增加了量測結果的準確性。在所提出之考慮混模雜訊效應 EMI 濾波器設計流程方面，採用提供混模雜訊平衡路徑的概念，相較於傳統的設計結果，更能夠有效減少濾波器的差模元件體積，進而達到節省成本之目的。經由實例設計結果，我們也能夠加以驗證所提出之理論的正確性。關鍵詞：電磁干擾濾波器，混模雜訊，切換式電源供應器

(5)

Abstract

There are two key objectives accomplished in the past year.

1. Design and construction of high-accuracy noise separator for EMI: A new noise separator using the latest radio-frequency power combiners has been constructed and tested. The latest combiner features 50-ohm input impedance and the splitter accuracy better fits the EMI range (10 KHz to 30 MHz) than those used previously. As a result, the separating accuracy improves, especially in the low-frequency range. This new separator can be used for diagnosis of noise problem with higher accuracy than previously reported.

2. Incorporation of mixed-mode noise phenomena into EMI filter design procedure: The new design procedure can lead to significant reduction of filter size. This is possible because of deeper understanding of the noise coupling phenomenon and therefore avoid unnecessarily large DM filter. Filters designed from the proposed procedure was constructed and tested in the lab. The results agree well with the theory. The new procedure can save designers much time for filter design.

(6)

目錄

中文摘要 ...Ⅰ 英文摘要 ...Ⅱ 目錄 ...Ⅲ 圖例 ...Ⅳ 第一章、簡介 ...1 第二章、電磁干擾雜訊濾波器與混模雜訊 ...4 第三章、考慮混模雜訊之濾波器設計流程 ...6 第四章、雜訊分離器實例製作與實驗量測結果 ...8 第五章、濾波器設計實例與實驗量測結果 ...11 第六章、設計總結與實驗驗證 ...16 第七章、結論 ...20 參考文獻 ...21

(7)

圖例

圖 1、180 度與 0 度之功率結合器動作示意圖 ...1 圖 2、共模與差模雜訊之示意圖 ...2 圖 3、電磁干擾雜訊濾波器電路圖 ...4 圖 4、混模雜訊電流之行經路徑 ...5 圖 5、提出之考慮混模雜訊效應之濾波器設計流程圖 ...7 圖 6、Mini-Circuits 公司所生產之功率結合或分離器 ...8 圖 7、雜訊分離器 ...9 圖 8、共模訊號之衰減度實驗量測佈製圖（左）與測量結果圖（右） ...9 圖 9、差模訊號之衰減度實驗量測佈製圖（左）與測量結果圖（右） ...9 圖 10、待測物之基底差模與共模雜訊量測圖 ...12 圖 11、濾波器所需雜訊衰減量與角落頻率（Corner Frequencies）之決定 ...13 圖 12、總 EMI 雜訊（設計 A） ...17 圖 13、總 EMI 雜訊（設計 B） ...17 圖 14、總 EMI 雜訊（設計 C） ...17 圖 15、EMI 濾波器、雜訊分離器與全橋轉換器 ...18 圖 16、移除元件 Cx2 後之差模雜訊比較（設計 A） ...19 圖 17、移除元件 Cx2 後之差模雜訊比較（設計 B） ...19

(8)

第一章

簡介

雜訊分離器（Noise Separator ）是一種能將傳導性電磁干擾雜訊

（Conducted EMI Noise）分離成共模（Common-mode Noise；CM Noise）和差模（Differential-mode Noise；DM Noise）兩種雜訊量的器具，此種工具對於雜訊的判斷與電磁干擾濾波器（EMI Filter）的設計十分有用。為了

能將共模與差模雜訊由阻抗穩態網路（Line Impedance Stabilization

Networks；LISN）中粹取出來，我們採用一個 0 度的功率結合器（Power Combiner）來獲得共模雜訊、一個 180 度的功率結合器來獲得差模雜訊，

如下圖1 所示。

(9)

由於傳統對於傳導性電磁干擾雜訊的概念，皆認為其由差模雜訊與共模雜訊兩部分所組成，如下圖 2 所示，採用反馳式轉換器（Flyback Converter）來做說明，一般而言在電磁干擾雜訊濾波器的設計要求上，也會以壓制此兩部分雜訊作為設計的目的。圖2、共模與差模雜訊之示意圖然而在最近的研究中，我們發現有第三種雜訊的成分存在，對此現象我們稱其為混模雜訊（Mixed-Mode Noise；MM Noise）[1]。由於傳統的濾波器設計方法[2]未能包含此現象作設計，所以通常造成過度設計（Over Design）的結果；即濾波器元件值選擇過大而導致成本的浪費。本研究計畫之主要目的，在於利用理論推導與實作的驗證，證明混模雜訊的存在對

於EMI 濾波器設計所造成之影響，並提出考慮混模雜訊效應之完整濾波器

(10)

混模雜訊平衡概念之意涵，與其是否能夠減小甚至被其他元件所取代，最後提出設計實例和實驗結果來驗證所提出之理論的正確性。

(11)

第二章

電磁干擾雜訊濾波器與混模雜訊

EMI 濾波器的設計架構一般而言皆如下圖 3 所示。圖3、電磁干擾雜訊濾波器電路圖傳統EMI Filter 對於差模與共模雜訊的抑制概念，是利用濾波器元件與電源端和待測物端之間的阻抗不匹配（Impedance Mismatch）[3]來達成。近年來有學者提出混模雜訊之概念，對於混模雜訊的抑制，則需要有能將 MM Noise 平衡的路徑 [1] 存在，或者另外加入平衡電容（ Balancing Capacitor；Cb）來將其消除。在圖 4 中之示意圖，混模雜訊的路徑如下圖 4-a 與圖 4-b 所示，對於提供平衡路徑並消除混模雜訊之做法如下圖 4-c 與圖4-d 所示。在未加入平衡電容之前，由於輸入電容濾波器（Input Capacitor Filter）上的電壓大於輸入端的電源電壓，所以橋式整流器（Bridge Diode）內四個二極體（Diode）皆為關閉（OFF）的狀態[1]，但由於此時電氣迴路

(12)

的狀態所致，所以會產生一條混模雜訊電流的流動路徑，如圖4-a 與圖 4-b 所標示。接下來我們加入平衡電容將混模電流作平衡，平衡電容之選擇必須要考慮其阻抗遠小於線路阻抗穩定網路的內阻，如此才能達到雜訊電流平衡之目的，經由量測差模雜訊；即兩條通往頻譜分析儀（Spectrum Analyzer）的端點電壓相減，Vx–Vy，可知混模雜訊能被相消除而剩下真正的差模雜訊信號。 4-a. Cp充電路徑（虛線） 4-b. Cp放電路徑（虛線） 4-c. 使用平衡電容 Cb後之Cp放電路徑（虛線） 4-d. 使用平衡電容 Cb後之Cp充電路徑（虛線）圖4、混模雜訊電流之行經路徑

(13)

第三章

考慮混模雜訊之濾波器設計流程

圖 5 為所提出之濾波器設計流程圖，在執行濾波器設計步驟時，需要使用到雜訊分離器（Noise Separator）[4]與頻譜分析儀來做設計。我們設計的主要流程為先針對低頻的部分來做考量，低頻的部分若能夠符合規格，則接下來才能考慮高頻的部分。

(14)

(15)

第四章

雜訊分離器實例製作與實驗量測結果

由於雜訊分離器各需要由一個 0 度與 180 度的功率結合器所組成，所以我們採用由美國Mini-Circuits 公司所製作之功率結合器，如下圖 6 與圖 7 所示，來製作雜訊分離器；將功率分離器（Power Splitter）作反向使用，即為功率結合器。圖6、Mini-Circuits 公司所生產之功率結合或分離器

(16)

圖7、雜訊分離器

實驗量測部分為對（1）共模雜訊的衰減率（Common-mode Rejection Ratio；CMRR）和（2）差模雜訊的衰減率（Differential-mode Rejection Ratio； DMRR）來分別作量測，實驗安排與量測結果如下圖 8 與圖 9 所示。

圖8、共模訊號之衰減度實驗量測佈製圖（左）與測量結果圖（右）

(17)

可以觀察共模訊號之衰減度約在40〜80dB 之間，而差模訊號之衰減度

約在 50〜80dB 之間。由於功率結合率精確度的提升，所以衰減度也能夠

(18)

第五章

濾波器設計實例與實驗量測結果

本計畫針對一台功率為 150W，切換頻率為 70KHz 的全橋轉換器

（Full-Bridge Converter）來進行其 EMI 濾波器之實例設計，設計方法採用

所提出之包含混模雜訊效應的濾波器設計流程步驟，如圖5 所示。轉換器

之輸入為110V 直流電壓，輸出為 12V 直流電壓，量測時採用的規範為美

規FCC Class B 之規格。接下來我們依循設計流程圖，分別詳述其設計流

程。

步驟一：測量未接上濾波器時，待測物之基底差模與共模雜訊大小（Measure

Base-Line DM and CM Noise Using a Noise Separator and a Balancing Cb）

先使用雜訊分離器與頻譜分析儀量測共模雜訊的大小，再使用平衡電容將其並接於待測物輸入端，然後量測其差模雜訊大小。我們已由前述內容說明了解，加入平衡電容後能夠提供混模雜訊之平衡路徑，進而消除混模雜訊。所提供之平衡電容其阻抗必須遠小於LISN 內部的阻抗（約 50Ω）。 Cb之選擇可以依據公式1 所表示：       ⋅ ⋅ >> 50 2 1 L b f C

π

Equation (1)

(19)

由於美規FCC Class B 之規範其最低頻率為 450KHz，經由計算後可得 Cb選用0.1µF。下圖 10-a 與圖 10-b 所示，為待測物之基底差模與共模雜訊量測圖。 10-a. 差模雜訊（使用 Cb） 10-b. 共模雜訊圖10、待測物之基底差模與共模雜訊量測圖步驟二：決定濾波器所需之差模與共模雜訊衰減量（Determine CM and DM Attenuation Requirements） 1. 共模雜訊所需衰減的量（Vreq,CM）可依據下式獲得：

(

V

)

(

V

)

dB

V_req_,_CM = _CM_,_Measuremen_t _dB − _Limit _dB +3

2. 差模雜訊所需衰減的量（Vreq,DM）可依據下式獲得：

(

V

)

(

V

)

dB

V_req_,_DM = _DM_,_Measuremen_t _dB − _Limit _dB +3

式中“3dB”為雜訊分離器之修正量的大小，由下圖 11-a 與圖 11-b 可知其個別所需之雜訊衰減量。

(20)

11-a. 差模雜訊之所需衰減量（虛線斜率為 40dB/dec.）

11-b. 共模雜訊之所需衰減量（虛線斜率為 40dB/dec.）

圖11、濾波器所需雜訊衰減量與角落頻率（Corner Frequencies）之決定

步驟三：角落頻率之決定（Determine Corner Frequencies）

我們可以依據步驟二所量出之結果，利用一條斜率為40dB/dec.的衰減率線，如圖11-a 與 11-b 所示，與在頻率 450KHz 之後的最高點相碰觸，此時與0dB 橫軸之交界點，即為其個別所需之角落頻率（fR,CM，fR,DM）的大小。40dB/dec.衰減線的斜率的決定，是依據圖 3 中之電磁干擾雜訊濾波器電路圖架構所推導決定的[2]，由圖中我們可觀察得知 fR,CM = 38KHz，fR,DM = 78KHz。

步驟四：決定濾波器之元件值大小（Calculate Component Values）

1. 共模元件值 LC和Cy之決定

為了能夠符合安全漏電電流的規範（safety Leakage Current

Requirement），Cy我們選擇3300pF。LC的值可經由 LC與2*Cy的共振頻率

（Resonant Frequency），再利用步驟三中所求得的角落頻率，由公式 2 中計算得到[2]：

(21)

mH C f L y CM R C 2.66 2 1 2 1 2 , = ⋅ ⋅         ⋅ = π Equation (2) 2. 差模元件值 LD、Cx1和Cx2之決定差模元件值可由Cx和2*LD的共振頻率（Resonant Frequency），再利用步驟三中所求得的角落頻率，經由假設Cx1與 Cx2相等作簡化後，由公式 3 中計算得到[2]： D DM R x x L f C C ⋅ ⋅         ⋅ = = 2 1 2 1 2 , 2 1

_π

Equation (3) 在此，我們作了兩組設計： (1) 若 Cx1和Cx2選擇0.22µF，則 LD經由計算後選用9.5µH。 (2) 若 LD選擇30µH，則 Cx1和Cx2經由計算後選用70nF。

步驟五：微調 Cx2 之值並符合低頻規格（Fine-Tune Cx2 and Meet

Low-Frequency Specification）到目前為止，經由進行步驟一至步驟四所設計之EMI 濾波器，已經能夠抑制待測物之低頻雜訊，此時若我們逐漸微調 Cx2 甚至在將其消除之後，我們能夠觀察得到濾波器依然能夠抑制待測物之差模低頻雜訊。Cx2 在濾波器中之用意，除了提供待測物端之阻抗不匹配的概念外，也能夠提供一條將混模雜訊平衡之路徑。然而我們發現由於Cy之阻抗也能夠遠小於在濾波器元件中“LC、LD與 LISN 內部”這三部分的阻抗相加值，如公式 4 中所表示，於是將頻率限制下限值 450KHz 代入其中，可知此公式確實成立，於是我們能夠了解Cy也可以作為另一個混模雜訊之平衡路徑。

(22)

(

C D

)

y L L j C << ⋅ + ⋅ + ⋅

ω

2 50 1 1 Equation (4) 步驟六：高頻部分雜訊之考量（High Frequency Performance）

在高頻雜訊的部分，可能由元件內部的寄生現象造成產生共振（Self-Resonance）、高導磁率（High-Permeability）的鐵芯在大電流下易飽

和（Saturation ）、濾波器和轉換器之間的互相影響（ Filter-Converter

Interaction）或來自近場的輻射耦合（Near-Field Radiation Coupling）…等因素造成，所以必須要回到最初濾波器之設計考量[2, 5]來做處理。本研究計畫之目的，主要在於針對低頻雜訊的部份做設計考量，低頻的部分若能夠符合規格要求，則高頻雜訊再針對上述所提之雜訊可能產生的來源分別做抑制。

(23)

第六章

設計總結與實驗驗證

依據所提出之設計步驟流程說明，我們分別設計兩組EMI 濾波器（設計A 和設計 B），並將其與傳統法所設計之濾波器（設計C）[2]來做比較。 1. 採用所提出之設計步驟設計兩組 EMI 濾波器設計A：Cx1 = 0.22µF，Cx2 = 0，LD = 9.5µH，Cy = 3300pF，LC = 2.66mH（實驗量測結果如圖12 所示）設計B：Cx1 = 70nF，Cx2 = 0，LD = 30µH，Cy = 3300pF，LC = 2.66mH（實驗量測結果如圖13 所示） 2. 採用傳統法所設計之 EMI 濾波器設計C：Cx1 = Cx2 = 0.22µF，LD = 30µH，Cy = 3300pF，LC = 2.66mH（實驗量測結果如圖14 所示）

(24)

圖12、總 EMI 雜訊（設計 A）圖13、總 EMI 雜訊（設計 B）圖14、總 EMI 雜訊（設計 C）我們能夠經由設計 A、B 與 C 中之測量結果觀察得到，使用所提出之方法來做 EMI 濾波器的設計（設計 A，設計 B），其實驗結果與使用傳統法之實驗結果（設計 C）相差無幾，由此可知所提出之考慮混模雜訊的濾波器設計流程，確實能夠有效減少濾波器元件的體積，進而達成節省成本之目的。圖 15 所示為 EMI 濾波器、雜訊分離器與全橋轉換器之實驗照片圖。

(25)

圖15、EMI 濾波器、雜訊分離器與全橋轉換器

在實驗結果圖 12〜14 之中，我們可以看到測量結果在頻率 20MHz 以

上的部分超出了規範界線，這是由於待測物之電路佈線情況（Packaging Layout High Frequency Phenomenon）[5]所導致的，此現象通常發生於約 200W 以下之切換式電源供應器中，參考文獻 5 中有較詳細之說明。在設計步驟五中，我們曾提及微調甚至於去除濾波器元件Cx2後，其差模雜訊在低頻部份依然能夠被抑制，其實驗結果如下圖16 與圖 17 所示，我們利用所製作之兩組濾波器，設計 A、設計 B，來驗證此項結果。不過在此另有一項有趣的發現，當我們將元件 Cx1移除之後，差模雜訊明顯的增加許多，這是由於混模雜訊雖已被平衡，但是阻抗不匹配之情況，經由移除元件Cx1之後便會被產生，所以此實驗結果是能夠被接受的。

(26)

16-a. Cx1與Cx2皆存在 16-b. 移除 Cx2 16-c. 移除 Cx1 圖16、移除元件 Cx2後之差模雜訊比較（設計A） 17-a. Cx1與Cx2皆存在 17-b. 移除 Cx2 17-c. 移除 Cx1 圖17、移除元件 Cx2後之差模雜訊比較（設計B）

(27)

第七章

結論

本研究成果包含了製作一部高準確度之雜訊分離器，與提出一套快速且有系統的設計濾波器流程，經由理論分析與實驗結果的一致性可知，考慮混模雜訊效應來設計 EMI 濾波器，確實能夠有效減少濾波器元件的體積，進而達成節省成本之目的。

(28)

參考文獻

[1] Song Qu; Dan Y. Chen; "Mixed-Mode EMI Noise and Its Implications to Filter Design", IEEE Transactions on Power Electronics, Vol. 17, July 2002.

[2] Fu-Yuan Shih; D.Y. Chen; Yan-Pei Wu; Yie-Tone Chen; "A procedure for designing EMI filters for AC line applications", IEEE Transactions on Power Electronics, Vol. 11, No. 1, January 1996.

[3] M. Nave; Power Line Filter Design for Switched-Mode Power Supplies, New York: Van Nostrand Reinhold, 1991.

[4] Ting Guo; D.Y. Chen; F.C. Lee; "Separation of the common-mode- and differential-mode-conducted EMI noise", IEEE Transactions on Power Electronics, Vol. 11, No. 3, May 1996.

[5] Shuo Wang; Lee, F.C.; Chen, D.Y.; Odendaal, W.G.; "Effects of parasitic parameters on EMI filter performance", Power Electronics Specialist, 2003. PESC '03. IEEE 34th Annual Conference on, Volume: 1, June 15-19, 2003. Page(s): 73 -78.

[6] Hung-I Hsieh; D.Y. Chen; Song Qu; "A Filter Design Procedure Incorporating Mixed-Mode EMI Noise for Off-Line Switching Power Supplies", IEEE International Power Electronics and Motion Control Conference (IPEMC 2004), August 14~16, 2004.

電磁干擾濾波器整體問題探討及設計

行政院國家科學委員會專題研究計畫 成果報告