生醫電路應用之低壓降穩壓器

全文

(1)

亞 東 技 術 學 院 * 作者為亞東技術學院資訊與通訊工程研究所副教授。 ** 作者為亞東技術學院資訊與通訊工程研究所助理教授。 ***作者為亞東技術學院資訊與通訊工程研究所學生。

生醫電路應用之低壓降穩壓器

王清松

*

李民慶

**

陳漢儒

***

摘要

隨著可攜式生醫設備的蓬勃發展,為了有效使 用分配有限的電池能量,電源管理系統是不可或缺 的一環。低壓降穩壓器的電路架構包括誤差放大器 電路、疊接式電流鏡、帶差參考電壓所組成,低壓 降線性穩壓器具有架構簡單、低雜訊、低成本的優 點,對於電源管理晶片系統來說,低壓降線性穩壓 器是一個非常重要而且廣泛應用的單元。 本次使用 TSMC 0.35um CMOS 標準製程技 術。在工作電壓 2.3V~3.3V 下,輸出電壓為 1.8V, 最大負載電流為 120mA,模擬 PSRR 效能的結果 為:1KHz 的電源拒斥為-48.2dB、10KHz 的電源拒 斥為-32.4dB;3.3V 下 TT 溫度係數為 7.72ppm/o C, 2.3V 下 TT 溫度係數為 6.42ppm/oC,總晶片面積為 0.676×0.567mm2。 關鍵詞:低壓降穩壓器、誤差放大器電路、疊接式 電流鏡、帶差參考電壓、溫度係數

壹、前言

由於現今電力電子科技發展快速,各式可攜式 電子產品都朝著輕薄短小方向研發,更因 IC 製程 的進步,以致於消耗功率及面積都大幅縮小,使得 電子產品可以做更小及更長的使用時間;在可攜式 生醫電子產品中,使用鋰電池或乾電池所提供電源 與 IC 內部電路所需要的電壓及電流不盡相同,這 時就需要有效的電源管理,其中低壓降線性穩壓器 因其轉換效率的提昇,加上體積小、低雜訊的特 性,成為小功率降壓與穩壓電路的主流。 本次以台積電製程 TSMC 0.35um CMOS 標準 製程技術來完成,Pre-sim 以 Hspice 設計模擬,再 以 Post-sim 的結果套入模擬完成預設之電路。圖 1.1 為本論文 LDO 電路之方塊圖。 Current Reference Bandgap Reference Two Stage Error Amplifier Feedback Network Pass transistor Vin Vout 圖 1.1 完整 LDO 電路之方塊圖

貳、運算放大器原理架構說明[1-3]

圖 2.1 雙級 NMOS 運算放大器電路架構

(2)

圖 2.1 為雙級 NMOS 之運算放大器電路,由 First-Stage 由 Mp2、Mp4、Mp5、Mn6、Mn7組成的 Differential Amplifier,Second-Stage 是由 Mp3、Mn8 所組成的 Common Source Amplifier,CC為補償電 容,CL為負載電容。

但因 NMOS 之 ICMR 比 PMOS 之 ICMR 高, 故不適合做低電壓之設計,所以本次使用雙級 PMOS 之運算放大器之電路架構,如圖 2.2 所示, 歸納其中所需要設計考量的參數如下: 圖 2.2 雙級 PMOS 運算放大器電路架構 第一級增益:

A

v1

 

g

m4

(

r

o2

//

r

o5

)

(2.1) 第二級增益:

A

v2

 

g

m3

(

r

o3

//

r

o8

)

(2.2) 單增益頻寬:

G B

. .

A

V

P1 1 2 3 1 2

1

(

v v

)[

]

m C

A A

g C R R

(2.3) ICMR 之範圍: 2( ) 4

-ICMR DD DS sat GS

V

V

V

V

(2.4) - 4 7( ) ICMR TP DS sat

V

V

V

(2.5) ICMR ICMR

V

ICMR V

(2.6)

參、能隙參考電壓源電路[1]

在類比電路中,大部分的製成參數都會隨著溫 度變化如圖 3.1,所以參考電壓對溫度顯示無關 時,通常也和製成參數無關。 圖 3.1 溫度因素示意圖 設計一個 Voltage References 主要目的是,使 產生之參考電壓 Vref 與供應電壓源及環境溫度無 關。如果利用兩個方向相反溫度係數(temperature coefficient,TC)適當相加,使結果顯示一個零 TC 值,一般常用的溫度區間為 0o ~ 80o。 負 TC 電壓:一個雙載子電晶體之基極-射極 電壓,pn 接面二極體的前進電壓顯示一個負 TC電 壓。 BE T V V C S

I

I e

將 VBE對 T 取微分,Ic維持為常數,可 得式(3.1):

4

g BE T BE

E

V

m V

V

q

T

T

 

(3.1) 在室溫時,當

T

300 K

o 、VBE750 mV,可得 式(3.2) :

mV

1.5

o K

BE

V

T

 

(3.2) 正 TC 電壓:兩個雙載子電晶體操作於不同電 流密度時,基極-射極電壓差和絕對溫度成正比。 如圖 3.2所示,假設 Q1=Q2(Is1=Is2),分別偏壓於集 極電流於 nIo和 Io,忽略基極電流。

(3)

圖 3.2 PTAT 電壓的產生 1 2 0 0 1 2

ln

ln

ln

BE BE BE T T T S S

V

V

V

nI

I

V

V

V

n

I

I

,將 △VBE對 T 取微分,可得一個正溫度係數,式(3.3):

ln

BE

V

k

n

T

q



(3.3) 零 TC 電壓:由負 TC 及正 TC 電壓,可以設 計出具有零溫度係數之參考電路,可寫出式(3.4): 1 2

(

ln )

ref BE T

V

V

V

n

(3.4) 在室溫時, 1.5mV o K BE V T   、 mV 0.087 o K T V T     假設

1

1

,而

2

ln n

使得 2

(

ln )(0.087

n

mV

o

K

) 1.5

mV

o

K

,所以 2

ln

n

17.2

,可得式(3.5):

17.2

ref BE T

V

V

V

(3.5) 以圖 3.3 電路架構舉例,假設

Q

2

nQ

1,強 制

V

o1

V

o2,則可得到式(3.6): 圖 3.3 與溫度無關之電壓 1 1 2 2 o BE BE o

V

V

V

RI

V

(3.6) 由式(3.4)及(3.6)可得 2 2

ln

o BE T

V

V

V

n

(3.7) 當

ln

n

17.2

時,V 可做與溫度無關之參考o2 電壓。 低電壓帶差參考電路[4,5] 本次使用圖 3.4 改良式低電壓帶差參考電路, 提供 LDO 差動對放大器之輸入電壓,設計一個與 環境、溫度和供應電源無關之參考電路,而通常製 程參數會隨著溫度做變化,所以一個參考電路和溫 度無關時,大部分也會和製程無關。 圖 3.4 低電壓帶差參考電路

(4)

此架構的原因是,功率消耗比傳統式的電壓參 考電路來的小,而且其電壓值可藉由電阻值而改 變,如此可以改善傳統帶差參考電路輸出電壓固定 是 1.2 V,而無法低於 1V 的問題。 此電路採用 PTAT 電流生成架構,Mn01、Mn02 及 Mn03 所組成電流鏡架構,將

R

2 1a

R

2 1b 及 2 2a 2 2b

R

R

對 稱 設 計 , 得 到 Vn03=Vn04, 所 以 VEB2=Vn02=Vn01, 此 時

I

3

 

I

1

I

B

 

I

2

I

A 及 2 1a 2 2a 2

R

R

R

。 流經

R

1之電流為: 2 1 1 1 1

ln

EB EB T

V

V

V

n

I

R

R

(3.8) 流經 R2b1 及 R2b2 之電流為: 2 3 1 2 1 2 2

ln

T EB b b b

V

n

V

I

I

R

R

R

 

(3.9) 由式(3.8)及式(3.9)可知: 3 2 2 2 1

ln

ref EB T

R

R

V

V

n

V

R

R

(3.10) 由式(3.10)可知,如需改變參考電壓

V

ref時,可經 調整

R

2

R

3電阻即可改變電壓,如果需要好的 TC 時,只要調整好

R

1

R

2的電阻比例即可。

肆、參考電流源

在本次之低壓降線性穩壓器中,圖 4.1 為本次 使用之電流源架構,分別由 Start up 電路、Cascode bias 電路、Current References 電路所組成。

Current References 電 路 由 Mn16 、 Mn17 、 Mn18、Mn19 所組成之 Low Voltage Current Mirror 電流槽再疊接相同架構之電流源以鎖定兩邊的電 流,而穩定的參考電流源,希望可以使電流不受電 壓影響而造成電流的漂移,Iout只會被 R 上之壓降 所影響,如下式所推導: 圖 4.1 參考電流源電路 18

19 GS ref GS

V

I

R

V

(4.1) 其中 19 19 19

2

(

)

ref

GS TN n ox

I

V

V

W

C

L

(4.2) 18 18 18

2

(

)

out

GS TN n ox

I

V

V

W

C K

L

(4.3) 其中 K 為 Mn18、Mn19 尺寸比,若 Iref = Iout, 則整理公式參如下: 19

2

1

(1

)

2

(

)

n ox ref

R

K

W

C

I

L

(4.4) 由式(4.4)看出,即 Iref只跟 R 和 Mn18、Mn19 的尺寸有關,可獨立於電壓源。 而 此 參 考 電 流 源 所 需 之 偏 壓 則 由 Mp20 、 Mp21、Mp22、Mn23、Mn24、Mn25 所組成的 Cascode bias 電路,其中 Mp22 和 Mn25 接成二極體,目的 是要讓 Mp20、Mp21、Mn23 及 Mn24 有 bias 電壓。

(5)

圖 4.2 啟動電路之電流曲線 如圖 4.2 啟動電路之電流曲線,B 點為當兩電 流為 0 時,而 A 點為所需要的電流,而電路開機 瞬間,將會先遇到 B 點,若沒有啟動電路脫離此 點,電流將會被鎖定在 0,為了讓電流能夠到設計 值,所以參考電流源必須要有啟動電路才可以正常 操作,其他電路才能夠正確操作;而 Mp26、Mn27、 Mn28、Mn29 為 Start up 電路。目的只是將 Current References 電路之電流拉起之後,Mn27 和 Mn28 隨即 turn off,所以面積設計上盡量縮小,以減少 功率損耗。

伍、低壓降穩壓器

低壓降線性穩壓器之基本結構如圖 5.1,包含 一個能隙參考電壓(Bandgap)、一個誤差放大器 (Error Amplifier) 、 一 個 輸 出 功 率 電 晶 體 (Power PMOS)以及兩個迴授電阻(R1、R2)。 Bangap R1 R2 Vdd Vout Error Amplifier Powermos 圖 5.1 低壓降線性穩壓器的基本結構 當迴授電壓大於參考電壓時,誤差放大器就會 控制輸出電晶體流出的電流減小,以降低輸出電 壓,反之,當迴授電壓小於參考電壓時,誤差放大 器就會控制輸出電晶體流出的電流變大,以提升輸 出電壓;如此ㄧ來,輸出電壓就可以一直控制在一 個準確的穩定電壓位準。假設此開迴路增益夠高且 負迴授系統穩定,則輸出電壓可近似為式(5.1):

1 2

(1

)

out ref

R

V

V

R

(5.1) 設計低壓降線性穩壓器時主要考量參數如下: 輸入輸出電壓差(Dropout Voltage) 如圖 5.2,當線性穩壓器正常操作時,輸入電 壓與輸出電壓的最小差值,為輸入輸出電壓差,關 係到的就是電源功率的消耗,越大的跨壓所損失的 功率就越大。在同一輸出電壓的情形下,相較於一 般線性穩壓器,低壓降線性穩壓器所需的輸入電壓 較低,因此能夠有較佳的轉換效率。 圖 5.2 固定負載下之輸出電壓與輸出電壓特性 MOSFET 分 NMOS(N 型金氧半場效電晶體) 與 PMOS(P 型金氧半場效電晶體),若以 NMOS 當 做輸出元件,因為 NMOS 臨界電壓(Vtn)的關係, 使的效能沒有 PMOS 來的好 ,故在此我們使用 PMOS 來做為輸出元件。 線性電壓調節率 (Line Regulation) 當輸入電壓產生變化時,相對於輸出端電壓的

(6)

改變,即為線性電壓調節率。

從圖 5.3 可看出輸出電壓的變化是由於輸入電 壓的變動,如式(5.2):

ine Regulation

OUT

in

V

L

V

(5.2) 圖 5.3 線性電壓調節率 輸入電壓改變時,會造成輸出電壓的改變,而 回授電壓再由差動放大器調節 PMOS 電晶體,來 控制輸出電壓。 負載調節率(Load Regulation) 當負載端有變化,即輸出電流有改變時,造成 輸出電壓的變化率,稱為負載調節率。可由式(5.3) 表示:

oad Regulation

OUT

out

V

L

I

(5.3) 圖 5.4 負載調節率 由圖 5.4 可導出式(5.4): 1 2 2

1

(

)

OUT out m

V

R

R

I

G

R

(5.4) 其中 Gm 為差動放大的增益乘上功率電晶體 的電流增益。 負載的改變造成電壓的變化,經差動放大器放 大之後,輸出電流也跟著做變化,以控制輸出電壓 穩定。 暫態電流(Quiescent current) 輸入電流與輸出電流間的差即為暫態電流 (Quiescent current),如圖 5.5 之示意圖所示: 圖 5.5 暫態電流 從圖 5.5 可看出暫態電流

I

q的式子如(5.5)所 示: q in out

I

I

I

(5.5) 靜態電流包括了電路中的驅動輸出電晶體的 電流和偏壓電流,造成無謂的消耗電源,使的電源 效率下降。 功率效率(Power Efficiency) 輸出功率和輸入功率的比值我們稱作功率效 率(Power Efficiency),可得下式(5.6):

100

(

)

out out q out in

I

V

Power Efficiency

I

I

V

(5.6) 若欲提升功率效率,Iq必須越小越好,由式 (5.6)可看出當Iq小到可忽略時,功率效率即是由 輸入電壓和輸出電壓的值來決定。 暫態響應(Transient Response) 當輸出由輕載到負載時穩壓器需要抽取大量

(7)

的電流,此時由於穩壓器有限頻寬的關係,反應不 及造成無法及時提供負載端足夠的電流,輸出電壓 就如圖 5.6 中

T

1時間內的反應,產生一段不小的 壓降,這段時間內由輸出電容暫時提供負載所需的 大量電流;當迴授網路感測到電壓變化,並加以做 穩定的工作,就是

T

2時間內的反應;反之,當一 負載到輕載時會有一個暫態電壓,也就是

T

3的反 應,接著迴授網路感測到電壓的變化,加以做穩定 的動作,就是

T

4的反應。 圖 5.6 暫態響應 頻率響應(Frequency Response) 欲分析低壓降線性穩壓器的頻率響應,將 LDO 整體迴授迴路打斷後顯示圖 5.7 之交流等效 示意模型,其中

g

mea

g

mps

R

ps,分別為誤差 放大器與 PMOS 功率元件之轉導,

R

ps是輸出電 晶體的輸出阻抗,

C

ea

R

ea分別為差動放大器的 輸出電容與輸出電阻,

C

b則是估計下一級電路的 輸入電容,而整體開迴路轉移函數為式(5.7),分別 有三個極點和一個零點,

V

ref為差動放大器之感測 電壓,

V

fb為迴授電阻之分壓。 2 1 2

( )

1

(

//

)

fb mea ref ea mps out ea

V

R

T s

g

V

R

R

R

g

Z

SC

(5.7) 其中,

Z

out為輸出阻抗,由式(5.8)所示: 1 2

//(

) //

1

1

//(

) //

out ps out esr out b

Z

R

R

R

R

R

SC

SC

(5.8) 圖 5.7 交流等效模型 第一個主極點是由輸出電容以及低壓降線性 穩壓器的輸出阻抗所形成,如式(5.9): 1

1

2 (

//

)

p

out ps esr out

f

R

R

R

C

(5.9) 第二個極點是由差動放大器到輸出電晶體之 間的寄生電容和電阻所形成,如式(5.10): 2

1

2

p ea ea

f

R C

(5.10) 第三個極點是由輸出電容的等效串聯電阻以 及 Cb所形成,如式(5.11): 3

1

2

p esr b

f

R C

(5.11) 唯一的零點是由輸出電容以及其等效串聯電 阻所形成,如式(5.12): Z

1

2

esr out

f

R C

(5.12) LDO 欲有良好的穩定度,就必須提高整體開 迴路增益 T(s)之增益及相位邊限,提高誤差放大器 之增益可提高 T(s)之增益,而提高相位邊限,一般 的方法是用零點來消除其中一個極點,等效串聯電 阻的值關係到的就是零點的位置,如果太小,會導 致零點低於單位增益頻率,使的原本要對電路作補 償的效果就消失了,相對的太大,造成零點位置過 小,使得原本在單增益頻率之下的第三個極點也跑 到前面,導致 LDO 電路不穩定。

(8)

陸、電路詳圖

圖 6.1 電路詳圖 圖 6.2 佈局平面圖

柒、模擬結果

Pre-sim : SS = 粉紅色 TT = 紅色 FF = 橘色 Post-sim : SS = 青色 TT = 藍色 FF = 紫色 圖 7.1 LDO (VDD=0~3.3V) 由圖 7.1 顯示,當供應電壓從 2.3V~3.3V,此 時輸出電壓約在 1.8V。 圖 7.2 LDO (VDD=2.3V,Temperature=-20o ~80o) 由圖 7.2 顯示,當供應電壓為 2.3V 時,各參 數值如表 7.1: 表 7.1 LDO (VDD=2.3V,Temperature=-20o ~80o) SS TT FF 13.1 ppm/oC 10.7 ppm/oC 9.73 ppm/oC 9.39 ppm/oC 6.42 ppm/oC 5.1 ppm/oC

(9)

圖 7.3 LDO (VDD=3.3v,Temperature=-20o ~80o) 由圖 7.3 顯示,當供應電壓為 3.3V 時,各參 數值如表 7.2: 表 7.2 LDO (VDD=3.3v,Temperature=-20o ~80o) SS TT FF 3.63 ppm/oC 3.19 ppm/oC 3.05 ppm/oC 8.27 ppm/oC 7.72 ppm/oC 9.1 ppm/oC 線性電壓調節率 (Line Regulation) Pre-sim = 紅色 Post-sim = 藍色 圖 7.4 LDO 之線性電壓調節率(VDD=2.3V~3.3V) 由圖 7.4 可以看出當 VDD=2.3V~3.3V 時,輸入 電壓產生變化時,對於輸出端電壓的影響,所以線 性電壓調節率公式如下: Per-sim:

1.801978 1.799453

3.3 2.3

2.525

Line

mV

2.3V~3.3V 使用 Hspice 模擬時可以計算出 Pre-sim 約為 △Vout=2.525mV,Post-sim 約為△Vout=2.948mV。 Pre-sim = 紅色 Post-sim = 藍色 圖 7.5 LDO 之線性電壓調節率(VDD=3.3V~2.3V) 由圖 7.5 可以看出當 VDD=3.3V~2.3V 時,輸入 電壓產生變化時,對於輸出端電壓的影響,所以線 性電壓調節率公式如下: Per-sim:

1.801977 1.799481

3.3 2.3

2.496

Line

mV

3.3V~2.3V 使用 Hspice 模擬時可以計算出 Pre-sim 約為 △Vout=2.496mV,Post-sim 約為△Vout=2.954mV。 負載調節率(Load Regulation) Pre-sim = 紅色 Post-sim = 藍色 圖 7.6 LDO 之負載調節率(VDD=2.3V) 由圖 7.6 可以看出當電路輸入電壓在 2.3V 時,在 50ms 時,加入負載 120mA 時(由無載到滿 載時),對於輸出端電壓的影響;則在 100ms 時(由 滿載到無載時),對於輸出端電壓的影響,算出輸

(10)

入 2.3V 時,由無載到滿載的負載調節率公式如下: Per-sim:    2.3V 1.800157-1.799447 120 5.917 Load mA V mA 使用 Hspice 模擬功能可以計算出 Pre-sim 之 負 載 調 節 率 約 為 5.917μV/mA , Post-sim 約 為 9.525μV/mA。 Pre-sim = 紅色 Post-sim = 藍色 圖 7.7 LDO 之負載調節率(VDD=3.3V) 由圖 7.7 可以看出當電路輸入電壓在 3.3V 時,在 50ms 時,加入負載 120mA 時(由無載到滿 載時),對於輸出端電壓的影響;則在 100ms 時(由 滿載到無載時),對於輸出端電壓的影響,算出輸 入 3.3V 時,由無載到滿載的負載調節率公式如下: Per-sim:    3.3V 1.802693-1.80197 120 6.025 Load mA V mA 使用 Hspice 模擬功能可以計算出 Pre-sim 之 負 載 調 節 率 約 為 6.025μV/mA , Post-sim 約 為 8.125μV/mA。

捌、結論

本次使用 TSMC 2P4M 0.35um 製程來實現低 壓降穩壓器用於可攜式生醫設備;使用 Bandgap 代替 Vref,使得電路輸出端不受溫度影響而改變, 其功率效率在 2.3V 時,可達 78%; 其各參數規格 如表 8.1 所示: 表 8.1 LDO 參數規格表 spec SS TT FF Imput voltage 2.3V ~ 3.3V 2.3V ~ 3.3V 2.3V ~ 3.3V

Quiescent current 282.62uA 263.0846uA 248.631uA

Power dissipation 650.0259uW 605.0946uW 571.8514uW

Output Current 0mA ~ 120mA 0mA ~ 120mA 0mA ~ 120mA

Output Voltage 1.8V 1.8V 1.8V

Line Regulation 3.301mV 2.954mV 2.918mV

Load Regulation 9.483μV/mA 9.525μV/mA 10.2μV/mA Temperature Coefficient 9.39 ppm/oC 6.42 ppm/oC 5.1 ppm/oC 表 8.2 低壓降線性穩壓器比較 [6] [7] This work Tech 0.6μm 0.35μm 0.35μm Vout 1.3v 1v 1.8v

Imax 100mA 0.5mA 120mA

Line Regulation ±3.25mV/V 39mV/V 2.496mV/V Load Regulation ±3.25 mV/mA 13mV/mA 9.525μV/mA PSRR(dB@Hz) 60dB@100 38dB@10M >48 dB@1k

Temperature Coefficient

6.42 ppm/oC

可針對 Current References 進行探討,降低電 流源之 Body Effect 及加大 Input Range,進而提升 功 率 效 率 (Power Efficiency) 和 降 低 線 性 調 節 率 (Line Regulation) 、 溫 度 係 數 (Temperature Coefficient)等,使電路更加理想。

參考文獻

[1] Behazad Razavi, Design of Analog COMS Integrated Circuits, International edition, McGraw-Hill, 2001

[2] Allen Holberg, “CMOS Analog Circuit Design”, 台商圖書有限公司,2004

[3] Adel S. Sedra & Kenneth C. Smith, “Microelectronic Circuits”, 台北圖書有限公 司,2004

(11)

[4] Piero Malcovati, Franco Maloberti, Fellow, IEEE, Carlo Fiocchi, and Marcello Pruzzi, “Curvature-Compensated BiCMOS Bandgap with 1-V Supply Voltage”, IEEE 2001

[5] Ka Nang Leung, Student Member, IEEE, and Philip K. T. Mok, Senior Member, IEEE, “A Sub-1-V 15-ppm/ C CMOS Bandgap Voltage Reference Without Requiring Low Threshold Voltage Device”, IEEE 2002

[6] K. N. Leung and P. K. T. Mok, “A capacitor-free CMOS low-dropout regulator with damping-factor-control frequency compensation, ” IEEE J. Solid-State Circuits, vol. 38, no. 10, pp. 1691-1701, Oct. 2003. [7] Paulo Crepaldi, Tales Pimenta and Robson

Moreno, Edgar Rodriguez, “A CMOS Linear Power Supply for a Wireless Biomedical Sensor” , IEEE 2010

(12)

* Institute of Information and Communication Engineering, Oriental Institute of Technology

Low Dropout Voltage Regulator for Biomedical Circuit Applications

Ching-Sung Wang

*

Min-Chin Lee

*

Han-Ru Chen

*

Abstract

With the increasing demanding of portable biomedical devices, how to use the battery energy efficiently is the most concerned problem. Therefore, power management system is indispensable for modern consumer products. For power management system, Low-dropout (LDO) liner regulator is the most common block due to the characteristics, such as simplicity, small board space, low noise and cost. The proposed LDO implemented with a standard TSMC 0.35um Mixed-Signal 2P4M Polycide 3.3/5V process technology. Supply voltage 2.3V~3.3V, Output Voltage 1.8V. The simulation results show that maximum load current of 120mA, with 2.496mV/V line regulation and 9.525μV/mA load regulation; input range 2.3V and 3.3V, the LDO has temperature coefficient 6.42ppm/oC and 7.72ppm/oC respectively. The active area of this LDO is 676×567μm2.

數據

圖 2.1 為雙級 NMOS 之運算放大器電路,由 First-Stage 由 Mp2、Mp4、Mp5、Mn6、Mn7 組成的 Differential Amplifier,Second-Stage 是由 Mp3、Mn8 所組成的 Common Source Amplifier,CC 為補償電 容,CL 為負載電容。

圖 2.1

為雙級 NMOS 之運算放大器電路,由 First-Stage 由 Mp2、Mp4、Mp5、Mn6、Mn7 組成的 Differential Amplifier,Second-Stage 是由 Mp3、Mn8 所組成的 Common Source Amplifier,CC 為補償電 容,CL 為負載電容。 p.2
圖 3.2 PTAT 電壓的產生  1 2 0 0 1 2lnln lnBEBEBETTTSSVVVnIIVVV nII ,將  △VBE 對 T 取微分,可得一個正溫度係數, 式(3.3):  lnBEVk n T q                                           (3.3)  零 TC 電壓:由負 TC 及正 TC 電壓,可以設 計出具有零溫度係數之參考電路,可寫出式(3.4):  1 2 ( ln )refBETVVVn

圖 3.2

PTAT 電壓的產生 1 2 0 0 1 2lnln lnBEBEBETTTSSVVVnIIVVV nII ,將 △VBE 對 T 取微分,可得一個正溫度係數, 式(3.3): lnBEVk n T q (3.3) 零 TC 電壓:由負 TC 及正 TC 電壓,可以設 計出具有零溫度係數之參考電路,可寫出式(3.4): 1 2 ( ln )refBETVVVn p.3
圖 4.2  啟動電路之電流曲線  如圖 4.2 啟動電路之電流曲線,B 點為當兩電 流為 0 時,而 A 點為所需要的電流,而電路開機 瞬間,將會先遇到 B 點,若沒有啟動電路脫離此 點,電流將會被鎖定在 0,為了讓電流能夠到設計 值,所以參考電流源必須要有啟動電路才可以正常 操作,其他電路才能夠正確操作;而 Mp26、Mn27、 Mn28、Mn29 為 Start up 電路。目的只是將 Current  References 電路之電流拉起之後,Mn27 和 Mn28 隨即 turn  off,所以面

圖 4.2

啟動電路之電流曲線 如圖 4.2 啟動電路之電流曲線,B 點為當兩電 流為 0 時,而 A 點為所需要的電流,而電路開機 瞬間,將會先遇到 B 點,若沒有啟動電路脫離此 點,電流將會被鎖定在 0,為了讓電流能夠到設計 值,所以參考電流源必須要有啟動電路才可以正常 操作,其他電路才能夠正確操作;而 Mp26、Mn27、 Mn28、Mn29 為 Start up 電路。目的只是將 Current References 電路之電流拉起之後,Mn27 和 Mn28 隨即 turn off,所以面 p.5
圖 7.3 LDO (VDD=3.3v,Temperature=-20 o ~80 o )  由圖 7.3 顯示,當供應電壓為 3.3V 時,各參 數值如表 7.2:  表 7.2 LDO (VDD=3.3v,Temperature=-20 o ~80 o )  SS  TT  FF  3.63  ppm/ o C  3.19 ppm/o C  3.05 ppm/o C  8.27  ppm/ o C  7.72 ppm/o C  9.1 ppm/o C  線性電壓調節率  (Line Regulation

圖 7.3

LDO (VDD=3.3v,Temperature=-20 o ~80 o ) 由圖 7.3 顯示,當供應電壓為 3.3V 時,各參 數值如表 7.2: 表 7.2 LDO (VDD=3.3v,Temperature=-20 o ~80 o ) SS TT FF 3.63 ppm/ o C 3.19 ppm/o C 3.05 ppm/o C 8.27 ppm/ o C 7.72 ppm/o C 9.1 ppm/o C 線性電壓調節率 (Line Regulation p.9

參考文獻

Updating...

相關主題 :