• 沒有找到結果。

利用田口法優化高介電係數鋁氧化鉿薄膜特性

N/A
N/A
Protected

Academic year: 2021

Share "利用田口法優化高介電係數鋁氧化鉿薄膜特性"

Copied!
86
0
0

加載中.... (立即查看全文)

全文

(1)國立臺灣師範大學應用電子科技學系 碩士論文. 指導教授:王偉彥博士 劉傳璽博士. 利用田口法優化高介電係數鋁氧化鉿薄膜特性 The Optimization of Film Characteristics of High-K HfAlO Dielectrics Using Taguchi Method. 研究生:黃易寒. 撰. 中華民國 101 年 1 月.

(2)

(3) 利用田口法優化高介電係數鋁氧化鉿薄膜特性. 指導老師:王偉彥教授 劉傳璽教授. 學生:黃易寒. 國立臺灣師範大學應用電子科技學系碩士班. 摘. 要. 本研究主要是將田口法應用在尋找高介電係數薄膜鋁氧化鉿之優化參數配方。 氧化鉿高介電係材料其結晶溫度過低,大幅降低於實務運用上之可能性,所以透 過摻雜鋁提升結晶溫度並於XRD中證明其是有效的。首先適當選擇對薄膜品質特 性之影響因子與變動水準,再藉由田口直交表所安排之參數配方製作以鋁氧化鉿 薄膜為基礎之鋁/鋁氧化鉿/P型矽基板結構之電容器,量測其電壓-電流與電壓-電 容特性曲線,並將針對不同之品質特性,使用適當之訊雜比公式,依據其所計算 之數值選取每個變動因子之最佳水準數。 再將所選取之優化配方與田口直交表內所有配方做比較,經過電壓-電流特性 曲線、電壓-電容特性曲線、XRR、AFM的量測分析,證實利用田口法所尋找之 優化配方在漏電流或是電容值方面的品質特性比傳統實驗設計法更有效率且也 確保了優化的精準性。 關鍵字:田口法、氧化鉿鋁、高介電係數薄膜。. i.

(4) The Optimization of Film Characteristics of High-K HfAlO Dielectrics Using Taguchi Method. Student:Yi-Han Huang. Advisors:Dr. Wen-Yen Wang Dr. Chuan-Hsi Liu. Institute of Applied Electronics Technology National Taiwan Noraml University. ABSTRACT The purpose of this study is to apply Taguchi method for recipe optimization of high-k HfAlO thin-films. It is known that the crystallization temperature of HfO2 thin-films is relatively low and this limits the applications of HfO2 thin-films. In this study, aluminum has been doped in HfO2 films to raise the crystallization temperature, which was verified by XRD. First, the effect factors and their levels with regard to the film characteristics were selected. Then the MOS capacitors (Al/HfAlO/p-Si) were manufactured according to the Taguchi orthogonal array (OA). Finally, I-V (current-voltage) and C-V (capacitance-voltage) measurements were made and evaluated. Based on the electrical measurements, signal/noise (S/N) ratios were calculated the optimal level of each factor was accordingly selected. In order to verify the validity of this method, I-V, C-V, XRR, and AFM characteristics of the resultant recipe (i.e. combination of optimal levels of all factors) were also compared with those of the recipes shown on Taguchi orthogonal array. Based on the results of this study, it can be concluded that the capacitance and leakage characteristics of high-k thin-films can be significantly improved through Taguchi method efficiently.. Keywords: Taguchi method, HfAlO, High-k thin films.. ii.

(5) 誌謝. 研究所的階段就這樣告一個段落了,首先要很感謝的是我的指導老 師王偉彥博士與劉傳璽博士,不僅在專業知識上的授予,用人性化與 生活化的觀點,深入淺出地帶領我一窺半導體世界的奧妙之處,從剛 入學的白紙到如今本研究論文的順利完成,指導老師們著實居功厥偉; 且在做人處事上面更是成了我爭相模仿的絕佳典範,無不希望能從指 導老師們畢生累積的人生經驗中盡情地挖掘與探索;感謝明志科技大 學阮弼群教授在實驗設備器材上的供應與許許多多的寶貴意見,才使 得本論文得以順利成功完成與更加的完整;感謝銘傳大學林奎至教授 給予諸多常使人忽略而極為重要的寶貴意見,使得本論文變得臻至完 整。感謝黃政吉教授在我剛入研究所時的叮嚀指導,讓我能以最快的 速度習慣與適應研究所的一切。 感謝彥良起初的帶領,順利完成了重大起步,才有如今的成果。 感 謝彥興於實驗上的領銜幫助之下,實驗結果才得順利圓滿完成。 感謝 乃弘、文亮、鴻文、文奕、景承、詠善、育正、筱璇、榮皓、拓文、 志宇、敏惠、姿含、關口、正宇(重要性與順序無關)在作論文的期間, 於專業知識、社會經驗、生活方面給予很多意見與幫助,讓我度過相 當充實的一段時光。 感謝昱翔不斷地給予鼓勵與安慰,進而得以順利 突破困境,完成本論文研究。 感謝瓊姿、婷節、琇文,讓我在師大能更快了解與熟悉學校相關流 程與運作,辛苦妳們了。 感謝明志科技大學同學們在實驗操作過程中的講解與說明,使得本 研究實驗能得以順利完成。 iii.

(6) 感謝社團的大夥們,在教練們很用心的帶領之下,與學長姊、同學 學弟妹們共同一起完成表演、比賽與練習,這些點點滴滴的回憶帶給 我許許多多的快樂,此生沒齒難忘。 最後則是感謝父親黃文龍先生、母親黃邱秀英女士很辛苦的扶養我 長大成人與哥哥黃之凡、弟弟黃駿在實際生活與心理上給予我最大的 安定感,得已無後故之憂地專心研究,進而才有如今的成果。 黃易寒于國立台灣師範大學 101.01. iv.

(7) 目錄 中文摘要 ............................................................................................................................... i 英文摘要 .............................................................................................................................. ii 誌謝. ............................................................................................................................. iii. 目錄. .............................................................................................................................. iv. 圖目錄. ............................................................................................................................ vii. 表目錄. ...............................................................................................................................x. 第一章 緒論..................................................... 1 1.1 研究背景與動機目的 ......................................... 1 1.2 本論文研究方向 ............................................. 2 第二章 文獻探討 ................................................ 3 2.1 田口法 ...................................................... 3 2.1.1 實驗設計法 ............................................ 3 2.1.2 田口法概念 ............................................ 7 2.1.3 品質損失函數 ........................................ 11 2.1.4 訊雜比 ............................................... 14 2.2 金氧半場效電晶體 .......................................... 15 2.2.1 金氧半場效電晶體結構與運作原理 ...................... 15 2.2.2 金氧半電容器結構與運作理原 .......................... 18 2.2.3 金氧半電容器非理想閘極氧化層 ........................ 20 2.2.4 金氧半電容器漏電流機制 .............................. 23 2.3 高介電係數金氧半電容器 .................................... 28 2.3.1 高介電係數 ........................................... 29 2.3.2 高介電係數材料 ...................................... 29. 第三章 實驗設計 ............................................... 36 3.1 田口法優化氧化鉿鋁及其製備相關介紹 ....................... 36 3.2 薄膜物理特性量測設備與其運作原理 ......................... 44 v.

(8) 3.2.1 X 光繞射儀 ........................................... 45 3.2.2. X 反射率儀 .......................................... 46. 3.2.3 橢圓儀 ............................................... 46 3.2.4. I-V 與 C-V 電性量測 ................................. 47. 3.2.5 原子力顯微鏡 ........................................ 47. 第四章 結果與討論 ............................................. 48 4.1 田口法分析 HfAlO 薄膜品質特性 ............................. 48 4.2 從電性與物理量測證實田口法優化結果 ....................... 49. 第五章 結論與未來展望 ......................................... 67 5.1 田口法優化 Al/HfAlO/Si 電容器品質特性 ..................... 67 5.2 未來展望 ................................................... 67. 參考文獻 ...................................................... 69 自傳. ........................................................... 73. 學術成就 ........................................................... 74. vi.

(9) 圖目錄 圖 2-1 工程研發的三個步驟[3] .................................... 7 圖 2-2 傳統設計公差之品質損失[3] ............................... 11 圖 2-3 田口式品質損失函數[3] ................................... 12 圖 2-4 望小型品質損失函數[3] ................................... 13 圖 2-5 望大型品直損失函數[3] ................................... 13 圖 2-6 N 型增強式場效電晶體結構[9] ............................. 16 圖 2-7 金氧半電容器[10] ........................................ 18 圖 2-8 N 型金氧半電容器能帶圖與電荷分佈狀態圖(a)聚積(accumulation) (b)(空乏(depletion)(c)反轉(inversion)[11] .............. 20 圖 2-9 金氧半電容器高低頻 C-V[11] ............................... 20 圖 2-10 氧化層非理想效應[12] ................................... 22 圖 2-11 笛爾三角型[13] ......................................... 22 圖 2-12 直接穿隧漏電流能帶圖[11] ............................... 25 圖 2-13 蕭基發射能帶圖[11] ..................................... 26 圖 2-14 傅勒-諾德翰穿隧電流能帶圖[11] .......................... 27 圖 2-15 普爾-夫倫克爾漏電流能帶圖[11] .......................... 28 圖 2-16 多種高介電係數與能隙分佈圖[25] ......................... 30 圖 2-17 多種高介電係數與矽的能障比較[25] ....................... 30 圖 2-18 XRD 在有無 RTA 下之結果[33] ............................. 32 圖 2-19 Zr3d 有無 RTA 差異之 XPS 圖[33] .......................... 32 圖 2-20 O 1s 有無 RTA 差異之 XPS 圖[33] .......................... 33 圖 2-21 不同 EOT 厚度與有無 RTA 之 C-V 圖[33] ..................... 33 圖 2-22 閘極電壓為 1.2 V 下之 EOT 與漏電流的關係[33] ............. 34 圖 2-23 HfO2 經歷 500℃到 1000℃熱退火之 XRD 圖[34] ............... 35 圖 3-1 氧化鉿鋁製作流程圖 ...................................... 37 圖 3-2 XRD 繞射儀之原理 ........................................ 45. vii.

(10) 圖 3-3 橢圓儀概念圖[3] ......................................... 46 圖 3-4 本研究實驗所用之橢圓儀 .................................. 47 圖 4-1 電壓為-1V,RTA 對漏電流的反應圖 ......................... 52 圖 4-2 電壓為-1V,Ar/O2 對漏電流的反應圖 ....................... 53 圖 4-3 電壓為-1V,DC Power 對漏電流的因子反應圖 ................ 53 圖 4-4 電壓為-1V 漏電流,選取 RTA、Ar/O2、DC Power 變動水準 ...... 54 圖 4-5 電壓為+1V 漏電流,RTA 因子反應圖 ......................... 55 圖 4-6 電壓為+1V 漏電流,Ar/O2 因子反應圖........................ 55 圖 4-7 電壓為+1V 漏電流,DC Power 因子反應圖 .................... 56 圖 4-8 電壓為+1V 漏電流,選取 RTA、Ar/O2、DC Power 變動水準 ...... 56 圖 4-9 電壓為-3V 電容值,選取 RTA、Ar/O2、DC Power 之變動水準 .... 57 圖 4-10 電壓為-1V 漏電流優化解與直交表比較 ...................... 57 圖 4-11 電壓為-1V 漏電流優化解與直交表比較 ...................... 58 圖 4-12 電壓為-1V 漏電流優化解與直交表比較 ...................... 58 圖 4-13 電壓為-1V 漏電流優化解與直交表比較 ...................... 59 圖 4-14 電壓為-1V 漏電流優化解與直交表比較 ...................... 59 圖 4-15 電壓為+1V 漏電流優化解與直交表比較 ...................... 60 圖 4-16 電壓為+1V 漏電流優化解與直交表比較 ...................... 60 圖 4-17 電壓為+1V 漏電流優化解與直交表比較 ...................... 61 圖 4-18 電壓為+1V 漏電流優化解與直交表比較 ...................... 61 圖 4-19 電壓為+1V 漏電流最佳解與直交表比較 ...................... 62 圖 4-20 HfAlO 薄膜在不同溫度下之 XRD 圖 ......................... 62 圖 4-21 HfAlO 薄膜在不同溫度下之 XRD 圖 ......................... 63 圖 4-22 HfAlO 薄膜在不同溫度下之 XRD 圖 ......................... 63 圖 4-23 HfAlO 薄膜 C-V 特性曲線 ................................. 64 圖 4-24 HfAlO 薄膜 C-V 特性曲線 ................................. 64 圖 4-25 HfAlO 薄膜 C-V 特性曲線 ................................. 65. viii.

(11) 圖 4-26 HfAlO 薄膜 C-V 特性曲線 ................................. 65 圖 4-27 電容值 HfAlO 優化配方之 XRR .............................. 66 圖 4-28 電容值優化配方與其他配方之分布情況 ..................... 67. ix.

(12) 表目錄 表 2-1 七個因子的一次一因子的實驗[3] ............................ 5 表 2-2 一次一因子實驗結果及因子效應[3] .......................... 5 表 2-3 三因子全因子實驗設計法[3] ................................ 7 表 2-4 記憶體封裝製程因子設計及其變動水準[3] .................... 8 表 2-5 田口法的直交表 L8(27)[3] .................................. 9 表 2-6 影響磁磚製程可控制因子[3] ............................... 10 表 2-7 N 型金氧半場效電晶體操作模式 ........................... 17 表 2-8 其他類型之漏電流型式與其電流數學表示式[11] .............. 28 表 2-9 其他高介電係數材料的特性圖[19] .......................... 35 表 3-1 常用的三種 CVD 特性表 .................................... 40 表 3-2 每個因子與其變動水準 .................................... 42 表 3-3 全部試片製程參數組合 .................................... 42 表 3-4 田口式直交表參數實驗組合[3] ............................. 44 表 3-5 AFM 兩種操作模式 ....................................... 48 表 4-1 偏壓-1 V 每因子與每個因子變動水準之反應表 ............... 48 表 4-2 偏壓+1 V 漏電流各影響因子之變動水準雜訊比 ............... 54 表 4-3 偏壓-3 V 電容值每個因子與每因子變動數之雜訊比 ........... 57 表 4-4 田口直交表內各參數薄膜表面粗糙度數值 .................... 66 表 4-5 優化解與其他配方之 EOT 與電壓在-1 V 時之漏電流 ........... 67. x.

(13) 第一章. 緒論. 1.1 研究背景與動機目的 高介電係數(high-k dielectric)材料的研究與應用發展已越來越多樣化與廣泛 了,其提出的目的是為了解決當尺寸微縮至一定大小後,所面臨到的物理極限。 其材料相關應用之種類眾多,像是SONOS(silicon-oxide-nitride-oxide-silicon)記憶 體(memory)等,該種形式記憶體的提出也是為了解決傳統快閃式記憶體(flash memory)所瀕臨的尺寸物理極限的問題,應用在手持裝置之手機、平板電腦(tablet)、 USB隨身硬碟、筆記型電腦(Notebook)等等,皆已大量產出並邁向更多的需求而 持續進步。 五花八門與功能強大的科技產品已對現今人類的生活方式與過去幾年截然不 同的面貌了,細究這些科技產品關鍵組成元件,無一不與金氧半場效電晶體 (metal-oxide-semiconductor field effect transistor)或 MOSFET 有著相當密不可分的 關係。隨著製程的進步,元件尺寸面積持續微縮,記憶體顆粒不論是 Intel 或是 AMD 所製作出的中央處理器或是圖形處理器晶片中,已能容納上億顆電晶體, 而金氧半場效電晶體就是其組成最重要電子元件之一,結構就如同名稱一樣,在 第二章會特別介紹發明來由與基本特性。 研 究 電 子 元 件 特 性 當 中 就 以 金 氧 半 電 容 器 (metal-oxide-semiconductor capacitors)常被視為最關鍵的元件之一,而其穩定性、效能表現與物理結構和化學 結構上的差異有相當大的影響力,像是氧化層堆疊材料的種類,與該材料和基板 接觸介面性等,透過此電容器結構探討其電特性與物理性是有意義的。於電晶體 的組成當中,氧化層與基板接觸常因高溫處理形成一層介面,其會弱化電容器整 體功能。有關電容器詳細的操作與其物理特性,與第二章會有更詳細的說明。 田口法是以數理統計理論為基礎將傳統實驗設計法做了一番簡化與革新,在 實際工程上能用最經濟實惠的方式尋找出較好的品質配方,將於第二章做詳細的 介紹[1]-[6]。 本研究優化對象為高介電係數HfAlO薄膜所製備之電容器品質特性,而薄膜. 1.

(14) 的製備主要是透過沉積薄膜,而沉積薄膜又可為物理性沉積與化學性沉積,本研 究是採用物理性的濺鍍沉積法與共濺鍍技術製作。各種沉積方法與其相關特性、 量測薄膜所使用到的設備機台與實驗步驟,於第三章有更詳細的說明。 過去文獻針對高介電係數材料相關研究與應用有不少的著墨 [16][19][21]-[27][29][31]-[34][36],然而卻鮮少研究提到如何能用較有效率地方式 設計安排實驗,因此本研究目的嘗試利用田口法的概念安排實驗,達到較為快速 及經濟的方式找到較好以高介電係數薄膜材料為基礎所製備之電容器製程參 數。. 1.2 本論文研究方向 根據許多研究顯示,採用高介電系數材料取代傳統二氧化矽材料能夠在相同 的等效氧化層厚度下,不僅能大幅降低漏電流,還能提高電容值,使得利用該薄 膜所製備的電容器能有較好的品質特性。本研究利用了田口法在漏電流和電容值 的品質特性做了參數優化,並利用薄膜電特性與物理特性方面的儀器測量證實實 驗結果與使用田口法所尋找之優化參數的結果是互相吻合。. 2.

(15) 第二章 文獻探討. 2.1 田口法 田口法(Taguchi Methods)起 於 1950 年代 ,由田口玄 一博士(Dr. Genichi Taguchi )根據一些理論所建立起一門非常強而有力的參數最佳化工具[1][2],其在 實務上能以大量減少實驗次數就能達到最佳的品質,因此減少了研究發展當中所 需的時間、人力資源成本,同時還能兼顧品質上的追求,進而增加了企業整體的 競爭力。因善用田口方法而得以在該界脫穎而出的最佳典範莫過於在 1990 年代 初期的日本工業界。根據相關研究報告指出,在田口法薰陶之下的日本工業,產 品研發時間比較短,像是汽車工業平均的研發時間上,從新產品研究規劃到新產 品上市大約只有美國工業六成左右的時間,再加上所產出商品的品質非常高且價 位又低,美國汽車工業還沒傳入田口法之前,不論做怎麼樣的努力,積極整頓組 織,想盡各種辦法追上,整體的銷售量還是都落後於日本,幾乎無法與日本汽車 工業界競爭。面臨到如此困境,美國學者經過深入了解與探討之後,便發現到日本 工業界已普遍都能應用上手與實驗設計法相似的方式追求進行品質上的極度最 大化,同時也察覺到此方法所使用到的理論出自於西方世界,但卻無人注意但在 日本工業界卻已將此理論運用在實務上是如此的如火純青並行之幾十年了。田口 玄一博士有感於第二次世界大戰後,美國對日本的重建援助,就將此套方法傳入 美國,並被稱為田口法(Taguchi Method)。. 2.1.1 實驗設計法 想要了解某一個現象都必須要經歷一些實驗過程,為了想要進一步深入探討 研究及了解是存在著甚麼因素會造成最後的結果,又最終結果凸顯出怎麼樣的意 義時,實驗設計法常常扮演重要的角色。至於要怎麼樣去設計安排實驗過程是很 重要的,一般來說,至少有以下四種方法[3]:(1)嘗試錯誤法(trial and error)(2)一次 一因子法(one-time one factor)(3)全因子法(full factor method)(4)田口法(Taguchi method)。 3.

(16) (1)嘗試錯誤法(trial and error)幾乎每個人在平常生活中都會很自然使用的方 法:憑個人直接的感覺或者是過往的經驗,選取一組設計參數直接嘗試做試驗;假 設最後實驗結果與預期有落差,便再試驗另一組設計參數直到試驗者滿意為止; 假設最後實驗結果與預期相符,便認定這組設計參數是可行的。由這當中很明顯 發現到,完全不需要運用到任何的解析方法,就是一直嘗試實驗。然而這樣的方 式有時候雖然可能會是很有效率的,但碰上較為錯縱複雜的問題時,若試驗者沒 有相當豐富的經驗或較佳的運氣時,想要藉由此法尋找最佳化參數,時間成本的 大量浪費是可以被預期的,因為在做選取最佳化參數的過程,並沒有用到一定的 組織化與系統化的方法去做有意義臆測,所以其所經歷的過程是無法累積經驗以 便於傳承給其他人。 (2)一次一因子法(one-factor-at-a-time experiments)或所謂的一次一因子實驗 法是指每一次實驗中只採取更改一個因子,同時固定其他的因子,端看每個因子 個別的變動對最後實驗結果造成怎麼樣的影響,進而探討每個因子與結果的關係。 考慮一個包含七個因子的實驗且每個因子具有兩種變動水準,如表2-1所示[3]。表 2-1可以發現到實驗一與實驗二的差別只有A因子的改變;實驗二與實驗三的差別 只有B因子的改變,其他實驗以此類推,此即所謂的每次實驗都更改一個因子。 如果此實驗設計法是用在決定一個塑膠射出成型機的製程設計,最終的目標是希 望選取一組設計參數以達到塑膠射出機所製造出來成品的翹取量越小越好。製成 影響因子參數假設總共有七個,分別用A、B、C、D、E、F、G來表示射出溫度、 模具溫度、射出壓力、保壓壓力、保壓時間等,且每一種組態的實驗皆會有若干 個成品出來,並量測翹曲量,最後再計算平均值,用表2-2最右邊直行記下了實驗 量測的平均值。為了選定一組為最佳的設計參數組合,可由表2-2觀察到每一個製 程影響因子的變動對翹曲量的影響,譬如說第二組實驗(1.5mm)和第三組實驗 (2.0mm)的差別只有B因子的不同,其由變動水準一變成變動水準二,唯此因子有 所變動,造成翹曲量由1.5mm增加到2.0mm,增加了0.5mm (2.0mm-1.5mm),因此 看起來似乎可以合理化地直接判斷認為是因為B因子變動水準一跳至變動水準二 所造成翹曲量的改變,這種因子的改變造成最後實驗結果的影響,稱為因子效應. 4.

(17) (factor effect)。此項紀錄在表2-2最下方那一行,其他因子改變所產生的效應也依 照這種方式計算,最終每個所計算結果也都在表2-2最後一列。 得到所有個別因子效應之後,接著就是要解讀那些實驗數據變化所代表的意 義,同時選取最佳化的製程參數:由於此實驗判別最後製成品好與壞的依據取決於 翹曲量,且是越小越好,假設某一個因子由變動水準一跳至變動水準二會,會使 得實驗結果變小,也就是翹曲量的減少,那麼就稱為該因子效應為負的因子效應, 所以該因子變動水準的選擇理應當是變動水準二;相對地,則是如果某個因子由變 動水準一變動跳至變動水準二時,翹曲量是增加的,則此因子效應為正的,則針 對該因子變動水準的選擇則是變動水準一。. 表2-1 七個因子的一次一因子的實驗[3] Exp.. A. B. C. D. E. F. G. 1. 1. 1. 1. 1. 1. 1. 1. 2. 2. 1. 1. 1. 1. 1. 1. 3. 2. 2. 1. 1. 1. 1. 1. 4. 2. 2. 2. 1. 1. 1. 1. 5. 2. 2. 2. 2. 1. 1. 1. 6. 2. 2. 2. 2. 2. 1. 1. 7. 2. 2. 2. 2. 2. 1. 1. 8. 2. 2. 2. 2. 2. 2. 2. 根據此原理,實驗製程參數最佳化便可以得知: A1 B1 C2 D1 E1 F2 G1。 表2-2 一次一因子實驗結果及因子效應 Exp. A. B. C. D. E. F. G. y. 1. 1. 1. 1. 1. 1. 1. 1. 1.2. 2. 2. 1. 1. 1. 1. 1. 1. 1.5. 3. 2. 2. 1. 1. 1. 1. 1. 2.0. 4. 2. 2. 2. 1. 1. 1. 1. 1.1. 5.

(18) 5. 2. 2. 2. 2. 1. 1. 1. 1.8. 6. 2. 2. 2. 2. 2. 1. 1. 2.2. 7. 2. 2. 2. 2. 2. 2. 1. 1.6. 8. 2. 2. 2. 2. 2. 2. 2. 1.7. Effect. +0.3. +0.5. -0.9. +0.7. +0.4. -0.6. +0.1. 然而一次一因子法顯然有個很致命的缺點,也就是會有偏見(Bias)的現象。譬 如B因子的效應是0.5mm,這是在A因子為變動水準二,其他因子為變動水準一的 情況下所得到的,所以此時如果A因子為變動水準一或者其他因子變動水準為二 時,最後B因子效應極有可能不再是0.5了。B因子效應的產生是在像這種偏見下 所得到的結果,其他因子效應也是類似於此狀況下所評估出來的結果。有鑑於此, 直角表(Orthogonal Array)的提出就是要解決這種偏見所設計發展的。 (3)全因子法(full-factorial experiments)是將全部可能的因子變動水準的組合 都納入實驗設計中,將每個因子於各種變動水準時所產生的因子效應個別計算出, 再針對所得到的實驗數據做分析探討。以塑膠射出成型機的製程為例,七因子個 別有兩個變動水準,所以全部的實驗組合總共有27=128組來尋找最佳參數組合。 顯而易見的是實驗次數過多,成本大量提高,沒有效率。為了消除偏見所發展出 的直角表的相關理論是以此方法為出發點。現在就假設考慮三個反應因子A、B、 C的狀況,並將此實驗所有可能的參數組合列出如表2-3。 由表2-3列出所有的可 能組合排列,並且該實驗安排方法有兩種特別的性質:每一行的自我平衡 (self-balanced)與每兩行彼此平衡(mutual-balanced的)。每一行的自我平衡是指不論 是A因子,B因子還是C因子在所有實驗當中每個變動水準的次數都是相同的四次。 每兩行彼此平衡的意思是指因子B、C這兩行各自的變動水準的次數是相同的四次, 也就是說,對因子B而言,變動水準一出現四次,因子C變動水準一也是四次;因 子B變動水準二出現四次,因子C變動水準二出現四次。綜上所述,就不會有像一 次一因子法偏見的問題。如果實驗規畫滿足以上那兩種特性,稱為該實驗設計的 表是直交性的,一言以蔽之就是:每一個因子的每一個變動水準出現的次數都是一 樣的,具有這樣特性的表即稱直交表(orthogonal array, OA) [4]。 6.

(19) 表 2-3. 三因子全因子實驗設計法[3]. Exp. A. B. C. 1. 1. 1. 1. 2. 1. 1. 2. 3. 1. 2. 1. 4. 1. 2. 2. 5. 2. 1. 1. 6. 2. 1. 2. 7. 2. 2. 1. 8. 2. 2. 2. 2.1.2 田口法概念( The Concept of Taguchi Method) 田口玄一博士針對實際工程研發的流程分成三個設計步驟:系統設計(system design)、參數設計(parameter design)及公差設計(tolerance design)如下圖 2-1[3]:. 系統設計. 參數設計. 公差設計. 圖 2-1 工程研發的三個步驟[3]。 根據圖 2-1,首先工程系統的初步研發是系統設計,也就是工程師將自身專 業知識技術與行銷市場上的模組結合在一起,藉此期望達成產品特定功能上的要 求,並形成工程系統架構(system architecture)。因此研發者的專業技術上的精進 與成熟度,對於產品的成敗關鍵是非常重要的。 整體工程系統架構完成之後,接著就是研究工程人員決定與該系統相關的參 數,這個決定程序稱為參數設計。該部分就是一般認定田口法主要處理的範圍, 譬如考慮 IC 封裝製程設計工程的問題[3]:降低用塑膠封裝記憶體產品的過程中所 導致托盤偏移及包封現象。後來研究發現可用上下模穴的模流平衡來克服這兩個 7.

(20) 問題。此時實驗設計的影響因子及其個別因子變動水準如表 2-4 所示,並經由表 2-5 選取因子及其個別因子變動水準數,做實驗並記錄,找出一組最佳化參數, 這樣決策過程就是所謂的參數設計。同時,該部分也是本論文針對半導體薄膜製 程參數透過參數設計的方式,選取最佳實驗配方。 經過了前面兩個步驟的設計處理過後,進一步就是將系統的功能差異性盡可 能降低以利於品質的提升,於田口法中就是透過公差設計的方式縮小差異,減少 品質損失。就理想上而言,差異性的目標值是零,品質損失會是最低的,然而就 實際狀況而言,相對所要付出的成本就會提高。因此在盡可能縮小差異所付出的 成本代價是否真的值得,必須要仔細地衡量與思考。 田口法是藉由田口式直交表的特性改善全因子實驗設計法於實務工程上很費 時的缺點。也就是說,田口法僅需相較全因子法較少的實驗次數就能優化實驗參 數配方,雖然偏差無法完全消除,但對實際工程品質要求上,是能夠同時確保實 驗成本及精確度的解決辦法。因此田口法是不將全部所有的可能參數組合都徹底 執行實驗,而是經由改良過的直交表僅完成一部分的實驗。假如考慮一個含有七 因子的實驗設計,按照全因子法,需要 27=128 組。若利用田口式直角表中的 L8(27), 如表 2-5[2]所示,僅需要做八組實驗即可。 表 2-4 記憶體封裝製程因子設計及其變動水準[3] factor. description. Level 1. Level 2. A. Dummy cavity. Yes. No. B. Leadframe design. C. Chip thickness. 11.5 mil. 12.5 mil. 13.5. D. Leadframe down-set. Original. 50um. 100um. E. Filling time. 9.2 s. 10.2 s. 11.2. F. EMC temperature at inlet. 75℃. 80℃. 85℃. G. Mold temperature. 170℃. 175℃. 180℃. H. EMC. Nitto Denko. Hitachi. Shinetsu Chemical. MP-190M. 9200-XU. KMC-188-1. Front deflector No deflector. 8. Level 3. Back deflector.

(21) 田口法是簡化全因子法而來的,實現全因子法一小部分的參數組合,偏見的 產生是免不了,但對最後結果的影響通常是不大,這是因為建立在詳細的理論基 礎上[5]。. 表 2-5 田口法的直交表 L8(27)[3] Exp. A. B. C. D. E. F. G. 1. 1. 1. 1. 1. 1. 1. 1. 2. 1. 1. 1. 2. 2. 2. 2. 3. 1. 2. 2. 1. 1. 2. 2. 4. 1. 2. 2. 2. 2. 1. 1. 5. 2. 1. 2. 1. 2. 1. 2. 6. 2. 1. 2. 2. 1. 2. 1. 7. 2. 2. 1. 1. 2. 2. 1. 8. 2. 2. 1. 2. 1. 1. 2. 田口式直交表是由傳統實驗設計法的直交表而來的,為了釐清這兩種名稱上 的混淆,通稱田口式直交表為直交表,且在田口玄一博士與許多人的共同致力於 直交表的精確度下,發展出各式各樣經常被人使用且可靠的直交表,尤其是 L12(211)、L18(21x37)、L32(21x49)、L36(211x312)、L54(21x325)。那些特別設計的直交 表有個很重大特性就在於將因子之間繁雜交互作用處理的方式等同於每個因子 彼此之間無交互作用,藉由每個因子之間的交互作用由各因子各行上做平均分攤, 省去因子之間交互作用的考量,增加實驗者使用上的便利性與提高實驗效率。 直交表的形式是依據變動水準數來做分類,可被分成以下三種類型,以下將 概略介紹與說明該型態的直交表用途與特色[3]。(1)兩個變動水準直交表; 該類型 的直交表通常是用來處理篩選與干擾的實驗。假設當實驗的影響因子眾多時,則 透過篩選的試驗選出較為有重大影響力的因子。如果有必要將多個干擾因子複合 (compound)簡化成單一的干擾因子時,就需要完成干擾的實驗。所謂的干擾因子 是指造成品質特性的變異但卻是無法受到控制的,又或者如想得到一定的控制力, 可能需要花費較大的代價。干擾因子的複合即是有兩個或兩個以上的干擾因子共 9.

(22) 同複合在一起擾動實驗結果的現象。當考慮一磁磚厚度的製程問題[3];工程師經 過專業能力,絞盡腦汁列出了可能工程影響的因子有八個,像是石灰石含量,壽山 石含量,壽山石種類等等,如圖表所示 2-6[3]。那麼會造成此實驗品質特性(磁磚 的厚度)變異的因素如在圖表中所示的即為可控制因子(controllable factor)。反之, 如果會對品質特性變異的因子沒有列在表中,則為不可控制因子(uncontrollable factor),像是溫度、濕度。以上這兩種類型的實驗通常是只取兩個變動水準,且 交互作用是常常被忽略的,除非要特別探討之。然而除了上述兩個目的之外,也 經常被拿來當作目的實驗的用途。(2)三個變動水準直交表; 這類型的直交表通常 用來處理主實驗,特別是當因子與訊雜比(S/N ratio)或品質特性的關係是非線性的, 則必須至少要用三個變動因子實驗了解與掌控非線性的關係。若如果每個因子的 變動水準數都是三個,在直交表中的所有空格均被填滿,稱為飽和直交表,像是 L9(33)、L9(34)、L27(313)等。(3)四個或五個變動水準直交表,譬如說像是 L16(45)、 L32(21x49)、L25(56)、L50(21x511)等。通常來說,三個影響因子的直交表足以實現優 化品質參數,如果為了達到更高的準確度,四個或五個變動水準的直交表才有需 要。 表 2-6 影響磁磚製程可控制因子[3] 因子. 說明. 原設計值. A. 石灰石含量. 1%. B. 壽山石含量. 53%. C. 壽山石種類. S-type. D. 燒粉含量. 1%. E. 添加物粒徑. Standard. 10.

(23) F. 窯燒程序. Type-2. G. 長時含量. 4%. H. 黏土種類. K+G. 2.1.3 品質損失函數 傳統上,品質特性掉落在規格範圍之內,品質是不會有任何損失; 若當品質 特性超出所制定的規格範圍之外,才會導致品質的固定損失,這樣的概念可用圖 表2-2說明[3]。於圖2-2中,y表示所要探討之商品品質特性,L(y)則是當品質特性 相對應的品質損失,M為目標值,當品質特性超過目標值一定數值時,就會產生 品質損失。所能容忍最大品質特性的值,稱為最大規格極限( upper spec limit, USL), 最大規格極限與目標值之差,此差表示為所能容忍品質特性之公差(tolerance),同 理當品質特性低到某一特定值就會導致品質損失,該特定值稱為最小規格極限 ( lower spec limit, LSL),另外A為當品質特性偏離目標值至USL或是LSL時所造成 的品質損失。. L(y) A. y LSL M USL 圖2-2 傳統設計公差之品質損失[3]。 假設考慮薄膜電晶體液晶顯示面板(Thin Film Transistor Liquid Crystal Display, TFT-LCD)之厚度要求之規格(Specification, Spec)為500μm  60μm,其中目標值 為500μm,公差為60μm,則其USL=500+60=560μm,LSL=500-60=440μm,. 11.

(24) 所以當TFT-LCD厚度的設計界於560μm和440μm之間,其產品品質損失為零。 如果TFT-LCD厚度的設計超過560μm 或440μm時,品質損失就會產生。 田口玄一博士定義產品的品質是當商品偏離本直功能(intrincic function)對社 會或是消費者所造成的損失,並稱之為品質損失(quality loss)。如欲得到最高的品 質,品質的損失則必須降至最低。至於品質損失多寡的基準點稱為目標值(target value),當品質特性遠離目標值時,其品質損失則是以拋物線二次函數增加,如 圖2-3表示,藉此量化與理解品質損失的程度與品質特性的關聯性。(2-1)中,k稱 為品質損失系數(quality loss coefficient),L為品質損失運算子。當假設品質特性y 等於m時,品質損失是零,也就是L(y)=0。. L ( y )  k ( y  m) 2. (2-1). 圖2-3 田口式品質損失函數[3]。 品質特性的目標值可用望目特性(nominal-the-best)表達,並且當其為某個特定 值時可以分為兩種型態:望小型(smaller-the-better)與望大型(larger-the-better)。當品 質特形為望小型時,目標值為零,則其品質損失函數圖2-4與(2-2)表示[3],假設 品質特性y為正。對於製造業或是企業,希望所生產出的商品成本是越低越好, 像是人事成本、實驗設備器材成本。 當品質特性為望大型時,令品質特性y為倒數,因此當目標值無窮大,品質的 損失是最小的,如方程式(2-3)及其示意圖2-5[3]。. 12.

(25) L ( y )  ky 2. (2-2). k y2. L( y ) . (2-3). L(y). y 0. 圖2-4 望小型品質損失函數[3]。. L(y).  y 圖2-5. 望大型型品質損失函數[3]。. 之前提到的僅單就量化一個產品之規格設計或品質特性與品質損失的相關性。 然而在現實世界中,商品數量的品質評估常常是為數眾多的。假設有 n 個相同的 產品 y1 , y2 , y3 ..., yn 那麼其總損失可用(2-4)方程式描述: n.  k ( y  m). 2. (2-4). i. i 1. 若將總損失除上商品總數目,則可得到平均質量損失(Average Mass Loss),如方 程式(2-5)所示:. n. n.  k ( y  m). 2.  ( y  m). i. i 1. n. 2. i.  k[ i 1. n. ]. (2-5). 於方程式(2.5)等號右邊中括號內的表示式為均方偏差(Mean Square Deviation, MSD),並且藉由一些代數的運算可得到方程式(2-6) 如下式:. 13.

(26) ( y  m)2  Sn2. (2-6). 其中 y 為平均值(mean value), Sn2 為變異數(variance)。該方程式表示同一批 n 個 商品平均遠離目標值平方的多寡,利用此兩項表示與均方偏差有關的指標。此外, 實際商品的平均值偏離目標值的量,此又被稱為偏心值與標準差 Sn。. 2.1.4 雜訊比 雜訊比(Signal-to-Noise Ratio, SNR)這個想法理念是在電子系統中表示訊號 (signal)與雜訊(noise)的比例[6]。如果雜訊比越大則表示訊號強度相較雜訊越大, 則品質就越好。相反地,雜訊的強度越大於訊號,對電子系統干擾的程度就越大, 雜訊比就越小。田口玄一博士將用在電子系統中的雜訊比引入了品質工程改善的 評量指標,是由之前所介紹過的平均損失所變化而來的,即方程式(2-7): n.  ( y  m). 2. i. S / N  10log[ i 1. n. (2-7). ]. 觀察(2-7)可得知與平均損失函數不同之處有三項[3](1):去掉品質損失係數 K; 對一批產品而言,是相同的一個係數,不會對品質有任何的影響。(2)取對數運算; 目的有兩項,增加因子效應的加法性與擴展品質特性的定義範圍。(3)乘以十與傳 統電子訊號的定義相同,並取上負號使得雜訊比越大,品質損失就越小,品質就 越高,與傳統電子系統定義一致。雜訊比是個相當簡潔有力的評量指標,利用平 均值與標準差即可真實顯示品質好壞。 評量系統之雜訊比表示式有以下三種類型:(1)望目型(nominal-the-best)(2) 望小型(larger-the-better)(3)望大型(smaller-the-better)。 (1)望目型是針對某個品質特性目標所設計,則此型態之訊噪比如同(2-8): n.  ( y  m). 2. i. S / N  10  log[ i 1. n. 2. ]  10 log  y  m   S 2  (dB)  . (2-8). 當中 m 是品質目標值, y 是樣本平均值,S 是樣本標準差。若當產品品質特 性平均值越近目標值時,訊雜比就會大大增加,顯現出望目型的比較性的特質。 (2)望小型則是希望品質特性目標值越低越好,最好是零,達到最佳的品質。 14.

(27) 譬如一工廠生產的物品的成本越低越好,像是生產機器設備,員工薪水等人事成 本,其目標值為零,符合該型態的訊雜比必須做些改變,此表示式為(2-9)。 n. yi2.  S / N   1 0 lo g [. i1. (2-9). ]. n. 當用訊雜比來衡量望小性時,其值越大表示品質越能滿足期望。 (3)望大型是期望品質特性的目標是越大越好,像是一間企業期望淨利與銷量 越多越好,最好是無窮大,那麼將(2-9)中的 y 項取倒數,可得方程式(2-10): n. 1. y. S / N  10 log[ i 1. i. n. 2. ]. (2-10). 2.2 金氧半場效電晶體 金氧半場效電晶體的關鍵性演進可分成兩個階段,第一階段是於 1959 年由 J. Bardeen、W.H- Brattrain 用鎵元素研究出點接觸電晶體(point-contact)[7]。第二 階段是 W. Shockley 研發出能同時利用電子與電洞載子導通運作的雙載子接面電 晶體(Bipolar junction transistor, BJT)[8]。高科技電路的技術發展經過些許時間的 醞釀至 60 年代,兩位科學家 D. Kahng 與 M. M. Atalla 發表了金氧半場效電晶體 [8],從此科技的進步就開始步入了一日千里的新紀元。由於該元件技術的發明與 不斷的研發應用,大幅度地改變人類生活的方式,像是智慧型手機(smart phone), 平板電腦(tablet)、電腦等 3C 電子產品當中必定用到的基本組成元件之一。. 2.2.1 金氧半場效電晶體結構與運作原理 金 氧 半 場 效 電 晶 體 (Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET),其結構就如同名稱一樣,由金屬(Metal)、氧化層(Oxide)、半導體 (Semiconductor)三層結構所組成的。根據載子流動的通道型式可分成 N 型(N-Type) 與 P 型(N-Type),也就是如果通道的形成是由電子所組合而成的為 N 型; 如果通 道的形成是由電洞所組合而成的則為 P 型。依據閘極是否需要外加偏壓可分成增 15.

(28) 強型(enhancement)場效電晶體及空乏式(depletion)場效電晶體,若需外加偏壓的是 增強式場效電晶體,本身並沒有導通通道;若無需外偏壓的為空乏式,本身就有導 通通道。這兩種都有其主要的目標特性,像是增強式需要在閘極上施加偏壓以啟 動作用,可稱常關型;然而空乏式閘極上不需要偏壓即可產生作用,稱為常開型。 這裡以 N 型增強型場效電晶體為例子來做結構組成上的說明,其構造如圖 2-6 所 示[9]。該型態之電晶體先選取摻雜三價元素的 P 型矽基板(P-Type Si Substrate), 再於上面沉積一層閘極氧化層(gate oxide),再透過離子佈值(ion implantation)的方 法於通道左右兩側上大量植入五價元素型成 N+型態的源極(source)與汲極(drain) 再透過離子佈值(ion implantation)於通道左右兩側上大量植入五價元素型成 N+型 的源極(source)與汲極(drain),此時介於該兩種結構之間的氧化層上方則為閘極 (gate),並且在源極、閘極、汲極、基板上鍍上一層電極。傳統上在製作氧化層的 材料為二氧化矽,閘極材料不是金屬就是多晶矽(poly-silicon), 然而隨著電晶體 尺寸的不斷縮小,這種結構面臨到了一些問題,對氧化層而言,有人提出採用高 介電係數(High-k)材料取代原先二氧化矽的結構,改善電晶體的性能。. 圖 2-6 N 型增強式場效電晶體結構[9]。 電晶體的運作模式取決於閘極(VG)、源極(VS)、汲極(VD)、基極(VB)之間彼此 跨壓導通與否的組合,不同導通與否的組合,N 型場效電晶體會有截然相異的功. 16.

(29) 能展現。例如當考慮 N 型增強型電晶體,讓 VB 與 VS 接地,即 VB 與 VS 為零伏, 當閘極電壓小於臨界電壓(threshold voltage),無通道產生,此時電晶體無電流輸 出,其電晶體操作在截止區(cut-off region);當閘極電壓大於臨界電壓且閘極端減 掉臨界電壓大於汲極,也就是 VS>VT 且 VG-VT>VD,佈滿電子的通道形成,ID-VD 特性曲線接近直線,具有電阻性(Resistivity),故稱此工作區為歐姆區(Ohm region), 又稱線性區(Linear region),電流輸出表示公式(2-11): I D   n  COX . W L.  VD 2  V ( V  V )   D G T 2  . (2-11). 其中 ID 為汲極電流,μn 為電子遷移率,Cox 為單位面積閘極氧化層電容值,W 為 通道寬度、L 為通道長度、VG 閘極電壓、VT 為臨界電壓,VD 為汲極電壓。 當閘極電壓大於臨界電壓(threshold voltage)且閘極電壓減掉臨界電壓小於汲 極,即 VG > VT 且 VD > VG - VT,在不考慮爾利效應(Early effect)的情況下,輸出電 流是為一個固定值,所以電晶體工作區是為飽和區,則輸出電流表示方程式: ID . 1 W  n  COX   (VG  VT )2 2 L. (2-12). 根據以上電晶體因閘極、源極、汲極、基極彼此之間跨壓導通組合, 茲將電 晶體操作區、操作條件、所對應到的汲極輸出電流表現整理成表 2-7。不同的操 作區,電性表現是有所不同,譬如說當需要有放大訊號的功能,電晶體必須操作 在飽和區,利於訊號增益的放大;若依汲極電流的有無,電晶體形成一個具有開關 功能的切換器(switcher)時,電晶體則操作在歐姆區或是截止區,這兩種操作特性 在數位電路設計上扮演了舉足輕重的角色。 表 2-7 操作區. N 型金氧半場效電晶體操作模式. 操作條件. 歐姆區. VS>VT 且 VG-VT>VD. 截止區. VG <VT. 飽和區. VG > VT 且 VD > VG - VT. 汲極電流輸出 I D   n  COX. W VD 2   VD (VG  VT )  L 2  ID  0. ID . 17. 1 W  n  COX   (VG  VT )2 2 L.

(30) 2.2.2 金氧半電容器結構與運作原理 金氧半電容器是由金屬-氧化層-半導體所堆疊而成的,其中因氧化層具有絕 緣的特性,故又可稱為金屬-絕緣體-半導體(Metal-Insulator-Semiconductor, MIS), 其架構與之前所提到的金氧半場效電晶體極為相似。於 1959 年 W. G. Pfann 等人 提出了兩種金氧半電容器種類[9],其中由上而下為金屬電極、氧化層、N 型矽基 板、金屬電極所建構出的電容器,成為近年來研究探討金氧半電容器在閘極氧化 層改良上的源頭,其結構在於最底端上金屬層形成一可雙向導通的歐姆接觸,如 圖 2-7 所示。. 圖 2-7 金氧半電容器[10]。 金氧半電容器的運作是依據閘極端上所施加的電壓導致於半導體表面上感應 出電荷分佈的不同,有三種運作模式,即所謂的(1)聚積(accumulation)、(2)空乏 (depletion)、(3)反轉(inversion)。舉一 NMOS 電容器架構為例且其氧化層為理想來 說明[11]。 (1) 聚積(Accumulation) 當閘極電壓為負,氧化層與 P 型半導體基板界面處的邊緣價電帶接近 費米能接,此表示在 P 型半導體表面上是有電洞的累積,使得 P 型半導 體基板的有更明顯強烈的 P 型半導體特性。能帶圖觀念上, 可觀察到由. 18.

(31) 於 P 型半導體基板與氧化層之間的能障高度(barrier height)是不會改變的, 使得 P 型半導體表面的價電帶(valence band)與導電帶(conduction band)順 勢往上彎曲,半導體的費米能階(Fermi level)始終都是維持一水平線常數 值,金屬的費米能階會往上移動,氧化層能帶也會受到影響而往上增加, 空乏層寬度為零,其能帶圖與其相對應的分佈電荷如圖 2-8(a)所示。 (2)空乏(Depletion) 當閘極電壓介於零和臨界電壓之間,即 0<VG<VT 時,因受到金屬費 米能階的降低連帶使得氧化層能帶被下拉,P 型半導體基板表面的能帶 圖亦會受到影響而產生下彎,而 P 型半導體的費米能階為一常數值,因 閘極所施加的正電壓排斥 P 型半導體的電洞會在氧化層和 P 型半導體界 面產生所謂的空乏區,該電容器操作狀態即稱為空乏。若 P 型基板摻雜 濃度為 NA,空乏層寬度為 W,則空乏區電荷量為 qNAW,其能帶圖與其 相對應的分佈電荷如圖 2-8(b)所示。 (2) 反轉(Inversion) 當閘極電壓再加大超過臨界電壓時,氧化層能帶與金屬的費米能階皆 會降低許多,P 型半導體基板與氧化層之間的能障高度依舊不改變,使 得 P 型半導體基板表面的能帶圖是有很明顯往下彎的情況,費米能階仍 然為一常數值,在氧化層與 P 型半導體基板的界面處反轉出電子,該操 作型態稱為反轉,此時空乏區電荷為 qNAW,其能帶圖與其相對應的分 佈電荷如圖 2-8(c)所示。一般高低頻的界定是以 100Hz 為基準,將上述 三種操作狀況之 C-V 圖的訊號頻率超過 100Hz,則為高頻,如圖 2-9(c)曲 線所示;若當訊號頻率低於 100Hz,則為低頻,其 C-V 圖如圖 2-9(a)所示。. 19.

(32) Qs. Qn (a). Qm. Qm. qNAW (b). Qn. qNAW. (c). 圖 2-8 N 型金氧半電容器能帶圖及其相對應的分佈電荷: (a)聚集(accumulation) (b) 空乏(depletion) (c)反轉(inversion)[11]。. 圖 2-9 金氧半電容器高低頻 C-V[11]。. 2.2.3 金氧半電容器非理想閘極氧化層 以上三種金氧半電容器的操作狀態,氧化層內部結構都是被視為理想化的。 然而製作元件時,不論是在沉積氧化製程時之氧化均勻度不一、疊堆材料彼此之 20.

(33) 間物理性或化學性上的不相稱(unmatched)及其他製程上的污染源,常常都會使得 一些不甚理想的電荷效應發生在氧化層上。一般稱這種不理想的效應為氧化層阱 陷缺陷或是氧化層捕陷電荷。在一般電晶體氧化層的捕陷電荷可分成四種類型 [12]: (1)介面捕陷電荷、(2)固定氧化層電荷、(3)氧化層捕陷電荷、(4)移動離子電 荷,以下針對這四種非理想氧化層效應做介紹。 (1) 介面捕陷電荷(interface trapped charge) 存在於矽基板與上方 SiOX 層介面處,如圖 2-10。產生的可能來源有幾種, 像是電晶體操作當中的耗損或是矽基板上的矽源子氧化的不完全。 該捕陷 電荷缺陷解決之道可以使用導入氫氣、氮氣、氫氣混合物所形成的氣體環 境下進行低溫熱退火(annealing),使得氧化未完全的矽原子產生 Si-H,藉 此化合物修補懸空鍵結(dangling bonds),另一種解決的辦法則是改用較低 密度瑕疵的基板進行製造,可有效的降低介面捕陷電荷分佈的濃度。 (2) 固定氧化層電荷(fixed oxide charge) 固定氧化層電荷主要存在於矽與二氧化矽的介面處,也就是在 SiOX 內部, 如圖 2-10 中所示。圖 2-10 可看出固定氧化層電荷是帶正電的,因為如想 和矽基板產生氧化化學反應,氧氣原子必須先通過二氧化矽。然而矽基板 半導體隨著與其表面距離的遠離,能夠藉由擴散的方式達到矽基板半導體 內部的氧氣原子量越少,導致矽基板未完全氧化,產生離子化懸空鍵結。 有鑑於此,於 1967 年 B. E. Deal 等研究者提出了利用在導入氧氣的環境下 進行高溫熱退火,可大幅減少因未完全氧化所產生的固定氧化層電荷,該 方法即為笛爾三角型(Deal Triangle)[13],該實驗是使用 111 晶向之矽半導 體基板,其結果如圖 2-11。. 21.

(34) 圖 2-10 氧化層非理想效應 [12]。. . 圖 2-11 笛爾三角型[13]。. (3) 氧化層陷阱電荷(oxide trapped charge) 氧化層陷阱電荷的產生是因為氧化層製程上的瑕疵所產生的缺陷,可能存 在的地方於氧化層內的任何位置,其電荷自身是不帶電,但會因為捕獲到 的電荷差異,而可能帶正電或是負電。可利用熱退火及氧化溫度的調控達 到減少氧化層陷阱電荷。 (4) 移動離子電荷(mobile ionic charge) 移動離子電荷的成因是在半導體製程所處在的環境中,普遍存在著像是 22.

(35) Na+、K+ 等鹼金屬離子,這類的離子於氧化層內具有相當高的移動力, 所 製作的元件易被汙染。該成因離子的形態是為正電,所以移動離子電荷也 是以正電的形式存在。至於解決之道的想法有三種,像是直接使用 RCA 清 洗的方式去除掉,或是在製作氧化層時,導入氯化氫等化和物形成能與鹼 金屬發生作用的離子,並弱化鹼金屬離子型態的正電,另一個方式則是利 用內層界電材料(inter-layer dielectric)製作防護層抵擋鹼金屬離子的進入。 於半導體製造的過程中,根據以上所述,利用熱的方式處理可很有效改善製造 中導致氧化層內部的缺陷,大幅減少界面陷阱電荷、固定氧化層電荷、氧化層陷 阱電荷和移動離子電荷,進而提高電子元件的運作穩定性與品質,著實為半導體 製程中極為重要的一個環節。缺陷電荷的成因都與所謂的界面層(interface)有很大 的關聯性,此亦是為半導體製程中受到眾多研究者重視的一個課題之一。 界面層(interface)的形成往往是存在於兩種不同材料之間,當在製程過程中受 到溫度的關係,該兩層彼此間會產生交互作用而多出一層夾在兩不相同材料之間, 以傳統金氧半電容器而言,是使用矽基板上堆疊二氧化矽氧化層,放置在空氣中 氧原子會受到溫度刺激的影響,擴散進入二氧化矽內,受到矽的吸附,而形成界 面層,其對元件的穩定性可靠度是有一定的影響力且其物理厚度一般是透過高解 析度穿透式顯微鏡(high-resolution transmission electron microscope)的方式而得知。 於 1999 年,有研究人員利用此方式拍攝金氧半電晶體的側面結構圖[14],根據此 結構圖有幾件很重大的發現,首先是 poly-Si(多金矽)和二氧化矽的交接面處是不 平坦及粗糙的,於是就會對元件操作穩定度上產生若干影響。另外一層界面層的 形成則是在二氧化矽和矽基板的交接處,由於以往沉積二氧化矽的方法是直接在 成長在矽基板,但隨著矽基板內部距離交界處越遠,氧氣的含量分布是會越少。. 2.2.4 金氧半電容器漏電流機制 於 1965 年 Gordan Moore 提出了對於積體電路可容納電晶體數目的預測規律: 時間每過 12 個月,尺寸大小一樣的積體電路條件下,可存放的電晶體數目不僅 會倍增,效能亦會倍增,此即為著名的摩爾定律(Moore’s law)[15]。十年過後的. 23.

(36) 1975 年,將積體電路電晶體密度的提升所經歷的時間修改為十八個月,也就是當 時間經歷十八個月,電晶體的尺寸面積可縮小至原來的一半,時至今日,科技發 展趨勢仍按照此規則延續下去。 隨著半導體製程上的持續進步,尺寸不斷地微縮,積體電路的功能日趨多樣 性與進步,然而這樣遵循摩爾定律所預測的尺寸微縮,當以傳統二氧化矽為材料 所製備的閘極氧化層卻面臨到了些許的問題,面積縮小的同時亦是代表通道長度 的縮短,當微縮至1  m 時,會開始產生短通道效應(short channel effects)使著臨界 電壓的降低,不僅如此,其他的不理想效應也會陸續出現,像是速度飽和(velocity saturation)等。當尺寸再繼續微縮,不理想的效應會越明顯[16]。元件的縮小亦代 表著氧化層厚度的變薄,則與之變化相關的描述可藉由參考文獻[16][17]得知一些 重要的訊息:閘極氧化層變薄,電容值是會增加且汲極電流也會隨之上升,因此電 子元件運作速度上是會增加的,所以當需要電子元件操作速度快,性能表現上較 好時,氧化層厚度的變薄是可以預測且也是很有用的。然而如果縮小至某個程度, 會因直接穿隧而產生指數型大量上升的漏電流,產生多餘的耗電。所以如果今天 我們所設計的產品是具有移動性的手持裝置,像是筆記型電腦(Notebook),智慧 型手機(smart phone)等,必須省電耐久,只要能滿足基本應用程式需求即可, 在 中央處理器(CPU)元件的氧化層製作就必須選取較厚的;如果是強調高速的運算 處理,所產生的漏電流不會影響穩定下,使用的元件氧化層就可選取較薄的,像 是桌上型電腦、伺服器等。 實際上,漏電流的產生是無可避免的,根據以上說明,只能針對使用目的不 同,選取適當氧化層的厚度。 針對金氧半電容器的漏電流傳導機制於參考文獻上普遍分類有四種(1)直接 穿隧(direct tunneling)、(2)蕭基發射(Schottky emission)、(3)傅勒-諾德翰穿隧 (Fowler-Nordheim tunneling)、(4)普爾-夫倫克爾發射(Poole-Frenke emission)。 (1)直接穿隧(direct tunneling) 當考慮一傳統金氧半電容器之氧化層過薄時,就會產生直接穿隧的效應[18], 並以指數型式增加,可由方程式(2-13)來描述[19]:. 24.

(37) J DT . A tOX. 2.  2m * q  V  exp  2tOX  B  OX    2  h  2   . (2-13). 其中JDT為直接穿隧漏電流,q為電荷,A為常數,h為普郎克常數,m*為氧化層有 效載子質,ΦB為閘極至基板的能障及VOX為氧化層跨壓。此穿隧機制由能帶圖可 觀察到當發生直接穿隧電流時,電子直接穿越過氧化層至半導體內,能帶圖表式 如圖2-12所示[11]。. 圖2-12: 直接穿隧漏電流能帶圖[11]。 (2)蕭基發射(Schottky emission) 蕭基發射又稱為熱發射(heat emission),因此可以很直覺的判斷該漏電流與溫 度成正相關。元件曝露在高溫下,當給予氧化層中的載子有足夠大的能量得以跨 越過閘極與氧化層之間的能障並傳導至半導體而產生漏電流,其方程式表示式如 下(2-14)[20][21]及圖2-13表示載子因溫度高而被給予大於 qB 的能量跨越過氧化 層所產生的漏電流。. -q (φB - qE J  A*  T 2  exp[. kBT. 4π r εo. ) ]. (2-14). 其中J為電流密度,A* 為等效理查遜常數,T為絕對溫度,q為電荷電量,ΦB為 蕭基能障,E為電場,KB為波茲曼常數,ε0為真空介電係數,εr為相對介電係數。. 25.

(38) 圖2-13蕭基發射能帶圖[11]。 蕭基發射的漏電流是因高溫所產生的,驗證漏電流機制是否為蕭基發射是從閘極 或是基板注入的方式在不同的溫度下,將(2.14)改寫成 ln(. J ) 與 E 的關係式,將 T2. 所量測電場與漏電流代入(2-14),看其圖型是否為一直線方程式,如果是的話, 則金氧半漏電流機制就滿足蕭基發射。. (3)傅勒-諾德翰穿隧((Fowler-Nordheim tunneling) 當氧化層厚度過薄並太高的電場所產生, 則該漏電流表示式如下(2-15)[20]: J  B  E 2 exp[. 8 2qm* B 3 ) ] 3hE. (2-15). 其中J為電流密度、B為常數、h為普郎克常數、E為電場、q為電荷、 m*為在氧化層的有效電子質量、ΦB為金屬閘極與半導體間的能障。至於驗證是 否為該漏電流機制,會先將元件至於77K的環境下做測量,避免產生蕭基熱載子 效應,由於此漏電流機制是因過強的電場所導致,先將(2-15)式子作若干的代數 運算得到 ln(. J 1 J 1 ) 與 的關係,再將所量測到的數據帶入 ln( 2 ) 與 的關係式中作 2 T E T E. 圖,若為直線一次方程式,則其漏電流機制為傅勒-諾德翰穿隧效應。 此漏電流效應就能帶圖的觀點來看,如圖2-14所示[20]。儘管閘極內沒有任何 的電子得到足夠大的能量而得以越過氧化層障礙,但受到夠強的電場影響下,還 是可以穿越氧化層能帶上方,產生傅勒-諾德翰穿隧漏電流。. 26.

(39) 圖2-14 傅勒-諾德翰穿隧漏電流能帶圖[11]。 (4)普爾-夫倫克爾發射(Poole-Frenke emission) 普爾-夫倫克爾發射漏電流的產生是由於氧化層中的氧原子被固定電荷受到 大電場的影響而產生抵抗原陷阱電荷的控制而產生移動,接著再被另一個陷阱捕 獲後又受到電場的影響而產生移動,像是這樣因電場的介入引導而使得載子逐步 地移動所產生的漏電流機制,則是普爾-夫倫克爾發射,其電流表示式如下所示 (2-16)[22]: -q(φt - qE J  Ct  E  exp[. π r εo. k BT. ) ]. (2-16). 其中J為電流密度,Ct為與氧化陷阱成正比之常數,E為垂直電場,KB為波茲曼常 數,T為絕對溫度,εr為相對介電係數,ε0為真空介電係數,Φt為介電層薄膜 陷阱能階。其驗證的方式是考慮在不同溫度下的I-V量測,將方程式(2-16)左右取 自然對數,再經過一些代數的運算,得到 ln( EJ ) 和 E 的關係式如下式(2-17)。 1 2. q J  ln  P-F   ln  Ct   t  E  k BT  E . q3 π r εo k BT. (2-17). 接著將所量到的實驗數據代入(2.27)作圖,於高電場時圖形是否接近直線。 另外就能帶圖觀察普爾-夫倫克爾發射如圖2-25[20],因氧化層中的陷阱電荷, 因高電場的引導下,位於氧化層陷阱之價電帶上使得載子跳躍至導電帶而能自由 移動參與導電,當遇到另一個陷阱捕獲時,再被綑綁在價電上,但又受到強電場 的引導至導電帶又可自由移動,又再此的逃離氧化層而形成漏電流。. 27.

(40) 圖2-15 普爾-夫倫克爾漏電流機能帶圖[11]。 除此之外,還有其他類型的漏電流機制及其電流的數學表示式如表2-12所示 [11]。 表2-8: 其他類型之漏電流型式與其電流數學表示式[11]. 2-3 高介電係數金氧半電容器 隨者元件尺寸的不斷微縮,閘極氧化層厚度變得更薄,造成漏電流以直接穿 隧的指數型式增加,使得電子元件的穩定性受到相當大的衝擊,同時汲極輸出電 流與氧化層電容器的電容值有著正相關的關係,因此就有研究人員提出了利用高 介電係數材料所製作的閘極氧化層取代傳統二氧化矽閘極氧化層,一則可適度增 加其物理厚度利於降低直接穿隧的漏電流,二則可增加電容值使得汲極電流提高, 28.

(41) 強化元件運作速度,因此針對使用高介電係數材料所製作的金氧半電容器相關的 研究,就顯得相當有意義。. 2.3.1 高介電係數 介電係數又可稱為介電常數,除了可用  r 來做表示,也可用”K”來表示。 介電常數的高低判斷標準是以二氧化矽為基準,其介電常數為3.9,因此當材料介 電常數大於3.9就稱為高介電常數(high K),反之若材料介電常數小於3.9稱為低介 電常數(low K)。就如同以上所提到過的,元件的持續微縮,氧化層厚度變得更薄, 使得漏電流增大,影響到元件運作,因此在氧化層厚度保持在一定的值,又可提 高電容值的方法是以高介電係數材料取代二氧化矽是可行的。至於氧化層是否為 良好的薄膜,一般常用實驗量測電容值後,評估其等效氧化層厚度(Equivalent Oxide Thickness, EOT),其公式如下所示(2-18)[23]: (2-18)    A EOT  0 SiO 2 Cmax 2. 其中ε0為真空介電係數,εSiO2為二氧化矽介電係數,A為截面積,Cmax為最大電 容直。於文獻中,已有研究人員實現了高介係數EOT厚度與二氧化矽厚度相同下, 施加相同的電壓,漏電流可大幅度地縮小[19],證實了採用高介電係數不僅有助 於汲極電流的增加,同時又能夠大量降低漏電流。. 2-3-2 高介電係數材料 高介電係數材料種類眾多,選取何種材料當作薄膜的製作,除了考慮介電係 數的大小之外,還有像是低閘極漏電流[24]、閘極氧化層較寬的能隙及高的能障 高度。已有文獻將多種高介電材料的整理出介電常數與能隙的關係圖2-16[25]及 高介電材料能障高度與矽作比較,如圖2-17 [25]。 由圖2-16可知,當介電係數越大時,能隙是有變小的趨勢,這種跡象也顯示 出不能單純選取最大的介電常數,增大電容值和增快元件操作的速度而忽略了太 小的能隙會使得電子可輕易的跨越能隙產生較大的漏電流。因此像是TiO2、Ta2O2 等介電係數雖然相當大,但卻不適合當作閘極氧化層的材料。 29.

(42) 圖2-16 多種高介電係數與能隙分佈圖[25]。. 圖2-17 多種高介電係數與矽的能障比較[25]。 以下針對被視為最有發展潛力的高介電係數材料,鋯(Zr)與Hf(鉿)為建構基礎 做介紹。 二氧化鋯(ZrO2),根據文獻有許多的優點,除了像是較高的介電常數,25左 右,較大的能隙,5.16~7.8eV[26][27]和高的崩潰電場強度,大於28-30 MV/cm[28], 然而很純的ZrO2結晶溫度僅有500℃,也就是當以該結構所製備薄膜電容器,置 於溫度超過500℃的退火溫度環境時,會產生結晶使得漏電流會增加[29][30],並 30.

(43) 且其界面層性質不佳[31][32],如果能加以改善結晶溫度過低之缺點,是被視為非 常有可能取代傳統以二氧化矽為主的氧化層結構。於2011年Yung-Hsien Wu、 Lun-Lun Chen、Wei-Chia Chen、Chia-Chun Lin、Min-Lin Wu及Jia-Rong Wu研究 人員針對N型MOS(Medal Oxiside Semiconduct)藉由沉積二氧化鋯-鍺-二氧化鋯 (ZrO2-Ge-ZrO2)薄膜並執行600℃退火(annealing)不僅可得到36.2的高介電系數的 穩態鍺-四方ZrO2(Ge-stablized tetragonal ZrO2 ),還能得到可靠地控制鍺含量的 ZrO2[33]。該研究首先在含有薄的SiON介面層(interfacial layer)的矽基板上, SiON/t-Zro2閘極堆疊層有效氧化層厚度為1.75 nm,可於電容-電壓特性曲線上, 觀察到很微小的延遲(hysteresis)與頻率的分散性是可以忽略的。含有NH3 電漿 (plasma)穀粒邊界(grain boundaries)的方式鈍化(passivate)漏電流通道,可以得到 4.8x10-8 A/cm2的漏電流。其實驗步驟大致如下: 首先使用HF清洗P型矽基板,在 通有N2O的環境下,在850℃快速熱退火的熱處理方式,形成1.2 nm薄的介面層 (interfacial layer),接者利用電子束蒸鍍機(eletron beam evaporation)沉積厚度分別 為4 nm/1 nm/4 nm的二氧化鋯-鍺-二氧化鋯的薄膜。為了探討熱製程對介電常特性 的影響,在通有N2的環境下, 執行三十秒600℃的快入熱退火,之後再另外通NH3 電漿或是氮氣在500℃的狀況下,研究元件的鈍化效應。最後藉400℃直流濺鍍(DC sputter) 沉 積 Ta/TaN 雙 層 金 屬 , 再 用 超 過 400 ℃ 執 行 鐵 化 退 火 (metallization annealing)在MOS元件上鍍上電極。 最後結果首先透過XRD頻譜儀(X-Ray Diffraction spectrum)分析有無RTA之 二氧化鋯-鍺-二氧化鋯(ZGZ)薄膜,如圖2-18 所示[33]、圖2-19、圖2-20 [33]表示 針對Zr3d與O1s有無RTA情況下的比較,推測為因鍺原子擴散進入二氧化鋯,使 得束縛能(binding energy)產生移動(shift)的現象。在等效氧化層厚度為1.75 nm與 2.39 nm下,提煉(extract)出介電係數為36.2的ZGZ於有無RTA情況下之比較,頻 率為100 kHz之電容-電壓特型曲線,如圖2-21所示[33]。圖2-22 顯示出ZGZ在有 無RTA下,通不同氣體情況下之電流-電壓特性分佈曲線[33]。圖2-23 則是將高介 電係數材料閘極電壓取1.2V的情況下,等效氧化厚度與漏電流的關係圖[33]。. 31.

(44) 圖2-18 XRD頻譜儀在有無RTA下之結果[33]. 圖2-19 Zr 3d有無RTA之XPS圖[33]. 32.

(45) 圖2-20 O 1s 有無RTA比較之XPS[33]. 圖2-21 不同EOT厚度與有無RTA之C-V圖[33]. 33.

(46) 圖2-22 閘極電壓為1.2 V下之EOT與漏電流的關係[33]。. 二氧化鉿(HfO2)薄膜與矽的介面處在熱穩定方面是相當不錯[31],較高的能隙 (5.7~6) eV [19]與相當高的介電係數(20~30) [34]及崩潰電場8.5MV/cm[35]。 有研究團隊利用單晶矽基板上於常溫下使用濺鍍方式沉積HfO2電容器,其試 片藉由從變溫的方式,從500℃~1000℃執行熱退火。經由X射線光電子頻譜儀的 分析結果[34]。當HfO2經歷了1000℃之熱處理後,會產生出三種不同的單斜晶系 (monoclinic) 結 晶 晶 粒 , 並 且 當 為 溫 度 500 ℃ , 就 會 開 始 出 現 一 些 四 方 狀 (tetragonal)的結晶晶粒。700℃時,單斜系結構的晶粒也會長出。當溫度達1000 ℃時,全部結晶皆變成單斜系的結構晶體,如圖2-23所示[34]。該結構的特性所 需形成的自由能是最小且體積是最大的。. 34.

(47) 圖2-23 HfO2經歷500 ℃到1000 ℃熱退火之XRD圖[34]。. 從熱穩定、高能隙、高崩潰電場、高介電係數來看,的確是極具潛力, 但 其一大致命傷則是結晶溫度過低(大約在400℃~500℃)[36]與內部電荷缺陷。 除了以上所提之外,尚還有其他高介電係數材料在介電係數、能隙、相對矽 之傳導帶能差和結晶結構, 如表2-9所示[19]。 表2-9 其他高介電係數材料的特性圖[19] Comparison of relevant properties for high-k candidates Material Dielectric Band gap Ec (eV) Crystal constant EG(eV) to Si structure(s) (k) SiO2 3.9 8.9 3.2 Amorphous Si3N4 7 5.1 2 Amorphous Al2O3 9 8.7 2.8 Amorphous Y2 O3 15 5.6 2.3 Cubic La2O3 30 4.3 2.3 Hexagonal, Cubic Ta2O5 26 4.5 1–1.5 Orthorhombic TiO2 80 3.5 1.2 Tetrag HfO2 25 5.7 1.5 Mono, tetrag, Cubic ZrO2 25 7.8 1.4 Mon, tetra, Cubic. 35.

(48) 第三章. 實驗設計. 本章包含兩個部分,第一部分是介紹如何使用田口法設計實驗與高介電係數 材料薄膜製作過程,再針對所安排的實驗設計配方製作鋁氧化鉿氧化層薄膜,透 過半導體量測儀測量其電性,將所得到的實驗數據利用田口法分析尋找高介電係 數鋁氧化鉿薄膜較佳製程參數。第二部分為量測薄膜物理特性的機台設備及其運 作原理。. 3-1 田口法優化氧化鉿鋁及其製備相關介紹 Step 1:決定品質特性 Step 2:品質特性之理想功能 Step 3:決定控制因子與其水準數 Step 4:選定適當的直交表, 安排實驗計畫 Step 5:做實驗並紀錄實驗結果 Step 6:資料分析 Step 7:確認分析 以下針對每個步驟做說明 Step 1:決定品質特性 該實驗目標是針對沉積氧化鉿鋁薄膜層製作的金氧半電容器在漏電 流及電容方面的表現。 Step 2:品質特性之理想功能 氧化鉿鋁薄膜品質特性有兩方面,漏電流與電容值。就漏電流而言,越小的 漏電流值對元件穩定性和能量的損耗是有利的,品質特性為望小型,所以其 目標理想值為零,則其所對應到的評估機制為望小型的訊雜比,其公式如 (2-9)所示。 就電容值而言,根據方程式(2-11)及(2-12) 可得知電容器操作在歐姆區(Ohm region)或飽和區(saturated region)時越大的電容值擁有較大的汲極驅動電流,增加 36.

(49) 元件操作速度。另一方面,擁有更大儲存電荷的能力,採用此元件的電子裝置能 使用更長久的時間,理想目標特性為望大型,最好是無限大。根據田口法評估望 大特性的方法為望大型的訊雜比,如方程式(2-10)所示。 Step 3: 找出所有會影響品質特性的因子 欲找出並了解影響鋁氧化鉿薄膜電容器品質特性漏電流及電容值方面的 因子,了解製作流程是必須的,其流程圖如圖3-1所示:. 選取 P 型矽基板,並將之清洗乾淨. 沉積薄膜(thin film deposited). 執行快速熱退火(RTA). 使用濺鍍法鍍上鋁電極 圖3-1 鋁氧化鉿製作流程圖。 (1) 選取P型矽基板,並將之清洗乾淨: 鋁氧化鉿薄膜電容器的製作,首先取晶向為(101)四吋P型半導體當作基板 (substrate),使用鑽石切割刀將所取用的矽基板分成四等份,因該項動作是於常溫 空氣中進行,當存放一些時間後,矽基板表面會氧化形成二氧化矽或沾上空氣中 飄浮的粉塵,故先使用緩衝氧化蝕刻液(Buffer Oxide Etching, BOE)清洗並侵泡, 再利用去離子水(DI. water)沖掉殘留在矽基板上的BOE並用氮氣推乾。. (2) 沉積薄膜(thin film deposited) 沉積薄膜在整個半導體製程當中扮演著舉足輕重的地位,不論是沉積在基板 上之薄膜或是電極物之沉積,凡舉該元件之可靠度與穩定性都與沉積薄膜之製造 程序與方式有很大的關聯。沉積薄膜 方法可歸納為兩種方式:物理氣相沉積 37.

(50) (physical vapor deposition)與化學氣相沉積(chemical vapor deposition)。 (a) 物理氣相沉積:常用的方式有磁控濺鍍法、分子束磊晶法、熱蒸鍍法及電 子束蒸鍍法。 (i)磁控濺鍍法 (magnetron sputtering): 磁控濺射系統可分為直流濺鍍系統與射頻濺鍍系統,依據靶材為金屬 或絕緣體,選擇適當的磁控系統。 若當靶材為金屬,當導入直流電,靶 材表面會接收到電子且吸引氬離子同時撞擊靶材,因電子帶負電與所吸附 的帶正電的氫離子產生復合,形成電中性。 當靶材是絕緣材質, 靶材表 面是不會接收到因通入直流電所打出的電子,使得在靶材表面附著正電荷 並形成堆積,使得電氬離子不甚容易與靶材碰撞,因此直流濺射較適合使 用在金屬靶材,所以若是絕緣靶材則應當改使用射頻濺鍍系統,其運作原 理為在濺鍍鎗導入交流電,靶材表面會堆積正離子,因受到交流電的導入, 靶材為正電會吸附腔體內的游離電子與之中和,所以不論靶材為金屬或是 絕緣體,射頻濺鍍系統皆適用,且其薄膜附著性強、靶材消耗均勻等優點, 但堆積速率過慢導致面臨到面積較大時,太過費時、效率不佳、不利大量 生產等。 本研究所使用的鍍膜方式為磁控濺鍍法,以本實驗為例說明實驗過程: 實驗設備配置試片在上置、靶材在下置,接者靶材放置三寸靶的HfO2,於射 頻濺鍍系統上,Al是兩吋靶,裝置於直流濺射系統(DC sputtering system), 將 剛洗淨的試片放在設備腔體上方的轉盤,並利用機械泵浦將腔體內空氣抽出, 使之形成近似真空,等內壓降低至一定程度,打開渦輪分子泵浦 (turbo pump) 之阻氣閥門,以產生更高真空度的降壓動作,利於提升增加靶材所濺射出原 子跑至基板沉積的機率,當腔體壓力為5×10-6 Torr時通入流量為20 sccm的氬 氣及0、2、4 sccm的氧氣,等腔體內充滿了氬氣後,施加70 W之電功率於射 頻濺鍍鎗及直流濺鍍鎗3、6、9 W之直流功率(DC power)。因基板端與靶材 端彼此置於電極互異的一端,施加一高壓電場,因電子受到高電場產生高速, 作用形成一高動能的電子,此一電子與中性氬氣原子撞擊後會解離出氬離子. 38.

(51) 與電子,該電子會繼續撞擊其他氬原子產生更多的氬離子,這些氬離子其中 一部分會與電子發生復合,當復合與碰撞平衡時,電漿態就形成了。 電漿一 形成後,會先利用預鍍 (pre-sputtering)的方式,即用擋版擋住濺射產生初期 表面的雜質與氧化物。 普遍大都利用氬氣不易與靶材或是其他進入的氣體起化學反應的優點,而被 當作是濺射鍍膜的主要氣體,再加上其質量大,有助於較多的濺射量。導入氧氣 或其他氣體是有助於得到欲沉積之薄膜能達到較好的性質。. (ii)分子束磊晶法(molecular beam epitaxy method) 依據分子束產生方式的不同可分成三種類型,首先是固體源分子束磊 晶法:當壓力為超高真空 (ultra-high vacuum),即腔體內壓力小於10-11 torr時,採用電阻絲或電子束的蒸鍍方式,極劇快速加熱許多個坩堝 內,各式各樣的固體材料皆會產生分子束,且每一個坩堝與基板間皆 有遮蔽板,可獨立運作控制磊晶分子束進入腔體內的數量;若當使用 腔體外之儲氣系統,即用管路的方式導入氣體,是為氣體源分子束磊 晶法;若是利用高週期波給予氮氣或氧氣分子能量,導致因氣體分子 與基板互相作用,基板受到離子撞擊的影響產生損害,可利用反射式 高能電子束繞射系統監控基板與氣體的交互作用的狀況。. (iii)熱蒸鍍法(thermal evaporation method) 將試片放置於一真空狀態的空腔體頂端內,於底部放置裝有原料的坩 堝, 通電使電阻產生熱能刺激干鍋內的原料,使之蒸發為止。最後 會附著於基板上,形成薄膜。此方法熱傳遞快速,然而必須注意坩堝 材質的熔點要比薄膜材料,以免因其蒸發而汙染了薄膜。所以一般對 於坩堝材料的選擇大都採用高熔點性,像是鎢鉭鉬等不但有一定的儲 量且熔點都至少高達1650℃。. (iv)電子束蒸鍍法 (electron beam evaporation) 39.

參考文獻

相關文件

The five-equation model system is composed of two phasic mass balance equations, the mixture momentum equation, the mixture total energy equation, and an evolution equation for

在1980年代,非晶矽是唯一商業化的薄膜型太 陽能電池材料。非晶矽的優點在於對於可見光

Teachers may encourage students to approach the poem as an unseen text to practise the steps of analysis and annotation, instead of relying on secondary

In this paper, we build a new class of neural networks based on the smoothing method for NCP introduced by Haddou and Maheux [18] using some family F of smoothing functions.

Qi (2001), Solving nonlinear complementarity problems with neural networks: a reformulation method approach, Journal of Computational and Applied Mathematics, vol. Pedrycz,

dimensional nanomaterials for photodetectors with ultrahigh gain and wide spectral response. II.  Photon down conversion and light trapping in hybrid ZnS nanopartcles/Si

化學風化作用(Chemical Weathering) :係岩石被溶解、氧化及

Administrative Science Quarterly Journal of Accountingand Economics Journal of Accounting Research Journal of Applied Psychology Journalof Financial Economics.. Journal of Finance