改善轉導器線性度及應用轉導-電容運算放大器架構之可程式化類比陣列晶片設計
全文
數據
![圖 1.1 FPAA 方塊示意圖[3] 就目前已運用於可程式化類比陣列之電路架構而言，可區分為離散時 間型與連續時間型[8]。前者以切換電容(Switch Capacitor)或切換電流 (Switch Current)電路為主，其具有較佳之可程式規劃能力但較差之頻寬； 後者則以轉導器電路為主，其具有較佳之頻寬但較差之可程式規劃能力。 由上述電路架構可知，可程式規劃能力與頻寬的考量，受限了 FPAA 之電 路效能。經過多年的發展與研究，離散與連續時間型架構皆廣範運用商業 市場上，如 Motorola、An](https://thumb-ap.123doks.com/thumbv2/9libinfo/8498684.185081/18.892.248.654.116.405/劃能力但較差之頻後者則以轉導器電路為主其具有較佳寬但年的發展.webp)
![圖 2.8 第二代電流傳輸器之元件符號[11] 圖 2.9 第二代電流傳輸器電路圖[11] 考慮理想的電流傳輸器，工作原理分述如下[11]： 1 端點 Y 具有無窮大的輸入阻抗，不會汲取任何輸入電流。但事實上 ，仍有漏電流流入端點 Y。 2 當輸入電壓加於端點 Y 時，此時相同的電壓將複製到端點 X，此種觀念 類似當運算放大器操作於負回授組態，兩個輸入端點存在一虛短路。然 而特別的是電流傳輸器無須操作於負回授組態。 3 當端點](https://thumb-ap.123doks.com/thumbv2/9libinfo/8498684.185081/29.892.296.586.116.286/阻抗不會汲取任何輸入電流但事實上仍有漏電流流組態兩個而特別.webp)
![圖 2.22 NMOS 架構之電壓浮接式轉導器示意圖 [10] 在圖 2.22 中，可整理出兩組方程式 211vVVvv−GS+x+tn= (2.36) 122vVVvv−GS+x+tn= (2.37) (2.36)與(2.37)兩式相加，可得 ( x tn )GSGSvVVv1+2=2+ (2.38) (2.36)與(2.37)兩式相減，可得 ( 1 2 )21v2vvvGS−GS=−](https://thumb-ap.123doks.com/thumbv2/9libinfo/8498684.185081/43.892.362.551.114.233/接式在圖中可整理出兩組方程式==式相加可+式相減可=−.webp)
![圖 2.26 電壓浮接式轉導器[10] 由上述浮接電壓源電路的分析，將圖 2.25 浮接電壓源電路代入圖 2.24 中，可得電壓浮接式轉導器電路，如圖 2.26 所示。偏壓電流 為接於M7 與M8 之汲級端，v I B 1 與v 2 為差動輸入訊號，分別接至M1 與M2 之閘極端， 而M1 與M2 之汲極端產生輸出電流。M5、M6、M7 與M8 為電流鏡，可提 供差動對M1、M2、M3 與M4 之偏壓電流，其中M1 與M5，M2 與M6 ，M3 與 M8 以及 M4 與 M7 為 CMOS 成對電路。](https://thumb-ap.123doks.com/thumbv2/9libinfo/8498684.185081/46.892.229.653.109.397/偏壓電流為接之汲級端為差動輸入訊號分之閘極端之汲極端輸出電路.webp)
![圖 2.30 可程式化轉導器[13] 圖 2.31 可程式化電流鏡陣列[13] 可程式化電流鏡陣列，如圖 2.31 所示，由電流鏡與類比開關所組成。 為了達成數位可程式化的目標，電流鏡輸出級可分為 5 組，即代表有 5 位 元(bits)，每組以 2 的次方為電流鏡輸出級倍率，圖中分別為 1、2、4、8 與 16 倍的電流鏡，且電流鏡陣列之輸出電流I out 為個別輸出級電流加總。 每組電流鏡以傳輸閘做為開關S i 加以控制，其中 i = { 1 , 2 , 4 , 8 , 16 } 表示為導通電](https://thumb-ap.123doks.com/thumbv2/9libinfo/8498684.185081/53.892.259.629.114.701/次方為電流鏡輸出級倍率圖中分別為倍的電流鏡且電流鏡陣輸出通電.webp)
![圖 2.35 以被動電阻實現比例控制器 由(2.76)式可知，比例控制器增益值K p 的調整可由轉導值G m 或是被動 電阻R之改變來達成。為了使被動電阻能夠積體化，可將(2.21)式轉導器等 效電阻的結果取代被動電阻，如圖 2.36 所示，經整理可得 p m mio KGGvv==21 (2.77) 圖 2.36 以轉導器實現比例控制器[23] [24] 由(2.77)式可知，轉導值G m1 與G m2 之比值可調整比例控制器的K p 。若 考慮G m -C為架構，如圖 2.37 所](https://thumb-ap.123doks.com/thumbv2/9libinfo/8498684.185081/56.892.328.557.121.228/以被動電阻動電阻能夠積體化轉導效電阻取代理可比例控制器的K.webp)
![圖 2.37 以G m -C Opamp為架構之比例控制器[ 10 ] 由(2.81)式可知，此轉移函數為一階低通濾波器，其中電容 C 決定了 的極點位置，因此若此極點位於高頻，則操作於低頻之(2.81)式可重寫為 P m mio KGGvv≈=21 (2.82) 由(2.82)式與(2.77)式可知，以G m -C Opamp為架構之一階低通濾波器若 操作於低頻可等效為比例控制器。 (B) 積分控制器 在控制系統中，積分控制器的主](https://thumb-ap.123doks.com/thumbv2/9libinfo/8498684.185081/57.892.291.626.114.268/中電容決定極點位置因此若此極點位於高頻則操低頻寫為式與於低.webp)
![圖 2.44 以G m -C Opamp為架構之一階濾波器電路圖[10] imoGvi 1 = 1 (2.96) ( o )moGvi 2 = 2 − (2.97) 13vsCio=i (2.98) ( ) 23211isCiivo=o+o+o (2.99) 將(2.96)式、(2.97)式與(2.98)式代入(2.99)式中，經整理可得轉移函數 ( ) ( ) 2 2 2 121CsGCsGCCsVsVmmio++= (2.100) 由(2.100)式與(2.95)式相互比較係數](https://thumb-ap.123doks.com/thumbv2/9libinfo/8498684.185081/61.892.253.628.119.337/==−式與代入中經整理可得轉移函數CsGCsGCCsVsVmmio++=式與係數.webp)
相關文件
可程式控制器 (Programmable Logic Controller) 簡稱 PLC，是一種具有微處理機功能的數位電子 設備
Tseng, Growth behavior of a class of merit functions for the nonlinear comple- mentarity problem, Journal of Optimization Theory and Applications, vol. Fukushima, A new
– discrete time and discrete state space – continuous time and discrete state space – discrete time and continuous state space – continuous time and continuous state space..
溫度轉換 自行設計 溫度轉換 自行設計 統計程式 簡單 簡單 統計程式.
首先，在前言對於為什麼要進行此項研究，動機為何？製程的選擇是基於
Abstract - A 0.18 μm CMOS low noise amplifier using RC- feedback topology is proposed with optimized matching, gain, noise, linearity and area for UWB applications.. Good
在設計九階段管線式類比數位轉換器中，除了第九級之外，第一到第八級皆 要用到
FPGA（Field Programmable Gate Array）為「場式可程式閘陣列」的簡稱，是一 個可供使用者程式化編輯邏輯閘元件的半導體晶片
