35 試題三
一、 試題編號：117-990203 二、 試題名稱：數位電子鐘 三、 檢定時間：六小時 四、 試題說明
本試題依檢定電子電路圖分為兩部份，第一部份稱為母電路板，內容包括(1)以方 格紙繪製佈線圖，(2)依所繪製之佈線圖，以萬用電路板進行裝配及焊接；第二部 份稱為子電路板，內容包括(1)以蝕刻好的電路板進行裝配及焊接工作，(2)以電子 設計自動化(EDA)軟體完成可程式晶片之電路設計。並依組裝圖將母電路板與子電 路板組合及配合測試機台完成試題動作要求。其工作說明如下：
1. 方格紙繪製之佈線圖依繪圖規則，分別繪製成標明元件接腳及元件代號之「元 件佈置圖」（元件面）及裸銅線之「佈線圖」（銅箔面）。「元件佈置圖」與
「佈線圖」背對背重疊後，「元件面」各元件端點必須與「銅箔面」相對焊點 對齊。
2. 裝配及焊接工作依「裝配規則」與「焊接規則」完成組裝。
3. 母電路板實體之「元件佈置」與「裸銅線佈線」，必須與繪圖之「元件佈置」
與「裸銅線佈線」相同。
4. 子電路板之可程式晶片，使用 EDA 工具軟體依試題動作要求，進行電路設計、
晶片規劃、接腳指定、模擬測試及下載，完成功能測試。
5. 本試題須完成母電路板與子電路板之組裝及母電路板之繪圖工作，否則不予評 分。
五、 試題動作要求
(一)電源開關(SW1)ON，則 AC 110V 電源指示燈及 DC 電源指示燈亮，此時顯示 器應顯示 00：XX。
(二)凡未具有下列之全部功能要求者不予評分：
1. 將函數信號產生器設定頻率 1Hz，輸出電壓準位為 0～5V 之正脈波，輸入
36
至面板上的「CLOCK 1Hz」端，作為電路動作所需之時序信號。
2. 進入時、分之調整模式。
(1) 當按下 S2 開關時(S2 ON)可進行「時」之調整，顯示由 00 至 23。
(2) 當按下 S3 開關時(S3 ON)可進行「分」之調整，顯示由 00 至 59。
(三) 1. 當 S1 開關 OFF 時為正常計時模式，二組數字中間的「：」會以秒的速率閃 爍。
2. 當 S1 開關 ON 時為停止計時。
(四) 調整函數信號產生器之頻率，可快速檢驗電子鐘「分」與「時」的進位動作，
並可正常計數。
38 (三)已裝置部份之電子電路圖（數位電子鐘）
檢 定 板
39 (四)檢定電子電路圖（數位電子鐘）
1. 母電路板電路圖 母電路板
子電路板之 CPLD 功能方塊
多 工 器 3.3V 穩壓器 P2
P19
P11
P21
P5
P22 P1
P7 P2 P20
P6 P4 P8 P12
P16 P17 P14 P15 R10
C11
D10
Vcc
1A
1B
1Y
2A 2B
2Y
3A 3B
3Y
4Y 4A
4B
S +V
24 模 計 數 器 C10
U10
+
金手指 子板信號名稱 模板信號名稱 CPLD
無 clr - 8
P1 (GND) (GND) -
P2 (VCC) (VCC) -
P4 led SLED 28
P5 s3_min S3 27
P6 clr_sec S10 26
P7 ck_60 SM 25
P8 ck_min MCK 24
P11 hr1[1] H1B 31
P12 hr1[0] H1A 33
P14 hr0[3] H0D 18
P15 hr0[2] H0C 19
P16 hr0[1] H0B 20
P17 hr0[0] H0A 21
P19 ck_hr MHCK 14
P20 s1_mode S1 12
P21 s2_hr S2 11
P22 ck_1Hz SCK 9
- clk_sys_ - 43
Block-Diagram 設計流程
1. 輸入端子(7)、輸出端子(5)
2. 除頻電路
(1)元件名稱：lpm_counter (2)格式：VHDL (3)輸出位元數：16 (4)計數模式：上數 (5)工作模式：plain binary (6)無須任何額外接腳
3. 三組開關防彈跳電路 **開新的 Block Diagram→另存為 sw.bdf
**產生一個模組方塊：【File】→【Create/Update】→【Create Symbol Files for Current File】→按確定即可找到 sw 的方塊，接線如下
4. 分進位脈波寬度調整電路
因為機台 U13 自我清除信號的接法，故進位脈波信號很窄(約 26ns)，需將波寬變大 以方便計數！
**開新的 Block Diagram→另存為 ck_hr.bdf
**產生一個模組方塊：【File】→【Create/Update】→【Create Symbol Files for Current File】→按確定即可找到 ck_hr 的方塊，接線如下
5. 24 模計數器「Mod-10」、「Mod-3」
(1)元件名稱：lpm_counter (2)格式：VHDL (3)輸出位元數：4 (2) (4)計數模式：上數 (5)工作模式：Mod-10 (3) (6)carry-out、非同步 clr
**注意進位需接 NOT 閘(9→0 時才送進位的 clock) 6. 2 對 1 多工器 4 組
(1)元件名稱：lpm_mux (2)格式：VHDL (3)輸入埠數目：2 (4)輸出入埠位元：1 (5)pipeline：NO
**時計數器之時脈控制(1Y) **分計數器控制(2Y)
**秒 LED 控制(3Y) **秒計數器清除信號控制(4Y)
