考 試 別: 身心障礙人員考試 等 別: 四等考試

全文

(1)

107年 公 務 人 員 特 種 考 試 關 務 人 員 、 身 心 障 礙 人 員 考 試 及 107年 國 軍 上 校 以 上 軍 官 轉 任 公 務 人 員 考 試 試 題

代號: 50940 全一張

(正面)

考 試 別: 身心障礙人員考試 等 別: 四等考試

類 科: 電力工程 科 目: 電子學概要

考試時間 : 1 小時 30 分 座號:

※注意: 可以使用電子計算器。

不必抄題,作答時請將試題題號及答案依照順序寫在試卷上,於本試題上作答者,不予計分。

本科目除專門名詞或數理公式外,應使用本國文字作答。

(請接背面)

一、圖 1 電路中,假設電晶體的|V BE |和二極體(diode)的導通電壓 V D 都是 0.7 V,與電 流大小無關;電壓源 V CC = 5 V,假設電晶體參數 β ∞,電路中電阻 R B1 = 23 kΩ、

R B2 = 20 kΩ、R C1 = 1 kΩ、R E1 = 1 kΩ、R C2 = 0.2 kΩ、R E2 = 0.4 kΩ 和 R X = 0.3 kΩ。利 用電路分析,計算 V o1V o2 的電壓值。(25 分)

V

o1

V

o2

R

B1

R

B2

R

C1

R

E1

R

X

R

C2

R

E2

V

CC

Q

N

Q

P

圖 1

二、圖 2 放大器電路,忽略電晶體的通道長度調變效應(channel-length modulation effect)和 基底效應(body effect),電路設計參數如下:電流 I SS = 200 μA 和電晶體的工作電壓 V OV = V GS -V TH = 0.2 V,以及電阻 R sig = 10 kΩ 和 R L = 40 kΩ,經由電晶體製程參數得知 C gs = 4 pF 和C gd = 0.5 pF。請依照小訊號分析,繪出此電路的等效電路,並計算此電路的 低頻電壓增益(A v = V o /V sig )和高頻 3-dB 極點頻率 f H (Hz) 。 【提示:電路有二極點 f p1f p2 , 若二極點相近時,高頻 3-dB 極點頻率可利用

2

2 2

1

1 1

1

⎟ ⎟

⎜ ⎜

⎝ + ⎛

⎟ ⎟

⎜ ⎜

≈ ⎛

p p

H

f f

f 計算得之。】 (25 分)

I

SS

R

sig

V

o

R

L

V

DD

圖 2

V

sig

+

V

CC

R

B1

R

B2

R

E2

R

C2

R

C1

V

o1

V

o2

Q

P

R

X

V

DD

V

o

I

SS

R

sig

R

L

R

E1

Q

N

(2)

107年 公 務 人 員 特 種 考 試 關 務 人 員 、 身 心 障 礙 人 員 考 試 及 107年 國 軍 上 校 以 上 軍 官 轉 任 公 務 人 員 考 試 試 題

代號: 50940 全一張

(背面)

考 試 別: 身心障礙人員考試 等 別: 四等考試

類 科: 電力工程 科 目: 電子學概要

三、圖 3 為運算放大器(op amp)的非反相放大器架構電路,運算放大器本身具有電壓 增益 A 1 、差動輸入電阻 R id = 20 kΩ 和輸出電阻 r o = 0.25 kΩ,其它電阻部分:信號源 之電阻 R sig = 4.82 kΩ、輸出端之負載 R L = 2 kΩ、回授電路之電阻 R 1 = 0.2 kΩ 和 R 2 = 1.8 kΩ。

假設 A 1 = ∞,計算此回授電路的電壓增益(A v = V o /V sig )。(7 分)

已知 A 1 = 10 3 V/V,請利用回授電路原理分析,計算此回授電路的電壓增益 (A v = V o /V sig )、輸入電阻 R in 和輸出電阻 R out 。(18 分)

Rsig

Vsig

R2

Vo

R1

Rid

RL

ro

A1V1

V1

+ Rin

Rout

四、如圖 4(a)所示,以 D-FF 和組合邏輯設計之數位邏輯電路,相關設計如下:

依據圖 4(a)工作特性,請完成圖 4(b)真值表(truth table),其中 A 和 B 為輸入以及 輸出 Q(t + 1)表示第 t 個 CLK 後的 Q 輸出狀態。(10 分)

圖 4(c)為以 CMOS 元件完成圖 4(a)電路設計,請用電晶體 PMOS 和 NMOS 來設計

「方塊電路」 (其中,a、b 和 c 為輸入以及 d 為輸出,請標示清楚)。(15 分)

D Q Clk

A

B CLK

Q

(a)

A B Q(t+1) 0 0

0 1 1 0 1 1

(b) Truth table

V

DD

A 方塊

B 電路

V

DD

D Q

CLK

Clk

Q

(c)

?

?

?

?

a b c

d R

sig

V

sig

R

in

R

id

R

1

R

2

A

1

V

1

r

o

V

o

R

L

R

out

V

1

V

DD

V

DD

A B D Q

Clk

Q

(a) (b)

A

B CLK

Q Clk

D

A B 0 0

0

0

?

?

?

? 1

1

1 1 truth table

(c)

圖 3

圖 4

+

a b c

方塊 d 電路

Q

CLK

Q(t+1)

數據

Updating...

參考文獻

Updating...

相關主題 :