中 華 大 學

中 華 大 學 碩 士 論 文

用於訊號產生器的倍頻電路模組研製 Design and Fabrication of Frequency-doubler

Module for Signal Generators

系 所 別：電機工程學系碩士班 學號姓名：M09701042 李建璋 指導教授：莊添民博士

中 華 民 國 100 年 7 月

i

摘要

本論文著眼於倍頻器電路的設計與研製。由於本系上的 SMC 100A 訊號產生器最 多提供 1.1GHz 的頻率，所以藉由這個設計把頻率提升到兩個頻段，即(1.1GHZ-2.2GHz) 和(2.2GHz-4.4GHz)。搭配 FSH4 頻譜分析儀(9kHz-3.6GHz)可達到往後對 4GHz 以內頻 率應用要求(例如:WiMAX 晶片的開發);本論文研製的倍頻器電路模組包括兩個二 倍頻晶片(0.7-2.4GHz 和 1.3-4.0GHz)、兩個放大器(50MHz-4.0GHZ)與一個 SPDT switch(DC-20GHz) ，達成同時涵蓋基本頻、兩倍頻與四倍頻的訊號產生器 (9kHz-4.4GHz)。

本倍頻電路模組的設計是先把訊號產生器的訊號經由倍頻器晶片達到兩倍頻頻帶，

然後再經由 SPDT switch 選擇直接輸出兩倍頻訊號或再倍頻一次以達到四倍頻帶的 輸出。倍頻模組的製造係透過 Orcad 的電路圖再經由 PADS layout 並搭載智勤公司的 FR4 六層板，實現了 49mm*50.8mm 的電路板。整個模組的量測規格如下:在功率輸 入 2dBm 兩倍頻輸出頻率為 1.4GHz~4.8GHz 時，轉換損失為-25dB 8dB，基頻抑制 能力有-18dBc 10dB 而三倍頻抑制能力有-31dBc 16dB；四倍頻輸出頻率為

2.8GHz~8.0GHz 時，轉換損失為-16dB 12dB，三倍頻抑制能力為-9dBc 5dB 而五倍 頻抑制能力為-10dBc 17dB。

關鍵字:倍頻器、四倍頻、訊號產生器、轉換損失、抑制力

ii

ABSTRACT

This paper focuses on the design and development of the frequency doubler circuits . In our department ,we have a SMC 100A signal generator which can provide up

to 1.1GHz frequency signal. This design will extend its frequency to two new bands (1.1GHz - 2.2GHz and 2.2GHz to 4.4GHz).

Accompanied with our

FSH4 (9kHz-3.6GHz) Spectrum analyzer ,we can achieve the application requirements up to 4GHz

frequency band(eg: WiMAX chip development) .The schematics of the doubler circuits in this paper includes two doubler chips (0.7-2.4GHz and 1.3-4.0GHz), two wideband

amplifiers (50MHz-4.0GHZ) and a SPDT switch (DC-20GHz). This module will cover the basic frequency. The double and the quadruple frequency signals simultaneously.

T

he design of this doubler circuit is as follows: The signal of the frequency is doubled by the first doubler chip, the output is extracted via the direct port of the SPDT switch. The coupled port of the SPDT switch is further doubled by the second doubler chip to achieve quadruple frequency signals. The manufacturing procedure of the doubler module consists of Orcad schematics 、 PADS layout and Zyflex's six-layer FR4 board implementation to achieve a 49mm * 50.8mm PCB. The measurement specifications of the whole module are as follows: Conversion loss is -25dB 8dB, suppression of fundamental frequency is -18dBc 10dB and suppression of triple frequency is -31dBc 16dB for double frequency of 1.4GHz-4.8GHz at input power of 2dBm. Conversion loss is -16dB 12dB, suppression of triple frequency is -9dBc 5dB, and suppression of penta-frequency is -10dBc 17dB for quad frequency of 2.8GHz-8.0GHz at input power of 2dBm.

Keywords: doubler、quadruple frequency、signal generator 、conversion loss、suppression

iii

致謝

首先感謝這兩年來我的指導教授莊添民博士，在研究上不斷給予指導，並耐 心的解決我在研究上所遇到的問題與疑惑，也常常關心學生生活上的狀況，心中 深表感激之意。此外，感謝口試委員高曜皇教授、張志揚教授對於論文所提出的寶貴 意見與建議，在此致上最深的謝意。

再來感謝慶淵學長研究上所給予的指導與建議；以及同學亞辰、尚平、定威、慧 琳、銘鴻研究上相互討論、幫忙與生活上的相互扶持；學弟致名、俊哲、瑞陽在事務 上給予的協助，因為有你們大家的幫助，使我能順利完成研究所的學業。此外，也還 要感謝我的親人與朋友，在我求學的過程中所給予的支持與鼓勵，使我在生活上無虞，

能專心完成學業，日後若有所成就，希望能與你們大家一同分享。

iv

目錄

目錄···iv

圖表目錄···vi

第一章 緒論···1

1.1 研究動機···1

1.2 論文架構···2

第二章 用於本論文的頻率倍頻器、高頻放大器與 SPDT···3

2.1 前言···3

2.2 HMC156C8 和 HMC158C8 頻器倍頻器···3

2.2.1 混頻器簡介···4

2.2.2 倍頻器電路架構···5

2.2.3 頻率倍頻器種要參數···7

2.2.4 HMC156C8 和 HMC158C8 介紹···10

2.3 ADL5602 InGaP HBT 放大器···12

2.3.1InGaP HBT 的簡介···12

2.3.2 放大器內部電路圖···14

2.3.3 放大器重要規格···16

2.3.4 ADL5602 介紹···17

2.4 HMC547LP3 非反射開關(SPDT)···19

2.4.1GaAs MESFET 的簡介···20

2.4.2 HMC547LP3 非反射開關簡介···20

第三章 共平面導波管與 Pi 型 pad 的設計···22

3.1 前言···22

3.2 共平面導波管(CPW)分析 ··· 22

v

3.3 PAD 衰減器設計···27

第四章 倍頻器模組系統設計與系統分析···32

4.1 前言···32

4.2PADS Layout 軟體介紹···32

4.3 倍頻器系統設計···33

第五章 量測與數據討論···42

第六章 結論···54

6.1 分析討論···54

6.2 系統延伸與外來應用···55

參考書目···56

參考文獻···57

附錄···58

vi

圖表目錄

圖 2-1 混頻器之頻率轉換示意圖···5

圖 2-2 Double-balanced diode mixer 電路架構圖···6

圖 2-3 Wilkinson 功率分配器···6

圖 2-4 圖 2-4 Wilkinson N-section 2-way 功率分配器···6

圖 2-5 Double-balanced diode mixer 實際電路圖···7

圖 2-6 阻抗匹配簡單概念圖···8

圖 2-7 壓縮點···9

圖 2-8 三階交互調變失真圖···10

圖 2-9 三階交調點···10

圖 2-10 倍頻器 MMIC 圖···11

圖2-11 InGaP HBT結構圖···13

圖2-12 具有偏壓的標準MMIC增益區塊圖···14

圖2-13 一般MMIC放大器內部電路圖···15

圖2-14 負回受寬頻放大器並有輸入輸出50Ω匹配···15

圖 2-15 ADL562 IC 圖···18

圖2-16 ADL5602實際應用接腳圖···18

圖2-17 傳統的機械開關種類···19

圖2-18 MESFET 使用AlGaAs/GaAs結構···20

圖2-19 SPDT MMIC的腳位圖···21

圖3-1 共面波導傳輸線 (CPW) ···23

圖3-2 . CPW各項參數圖···23

圖3-3 CPW準靜態分析圖···24

圖3-4 背面金屬共面波導傳輸線···27

vii

圖3-5 功率衰減器示意圖···28

圖3-6 衰減器構造圖···29

圖4-1 PADS電路設計流程···32

圖4-2 PADS電路板設計流程···33

圖4-3 倍頻器系統設計流程圖···33

圖4-4 倍頻電路架構圖···34

圖4-5 3dB衰減器模組···35

圖4-6 10dB衰減器模組···35

圖4-7 PI型衰減器對應的電阻值圖表···35

圖4-8 Orcad電路圖···36

圖4-9 FR4六層板···36

圖4-10 以第二層接地層ADS Linecalc計算結果···37

圖4-11 第二層板RF走線挖空layout···38

圖4-12 以第三層接地層ADS Linecalc計算結果···38

圖4-13 Freq Doubler最後的layout圖···39

圖4-14 設定鋪銅後的layout圖···39

圖4-15 layout出圖圖型···40

圖4-16 倍頻電路模組成品···41

圖5-1 SMC100A訊號產生器···42

圖5-2 FSH4頻譜分析儀···43

圖5-3 倍頻器模組實際量測圖···43

圖5-4 HP 83752A訊號產生器···44

圖5-5 FSQ26頻譜分析儀···45

圖5-6 輸入2dBm時輸出頻率對轉換損失量測結果···45

圖5-7 輸入2dBm時輸出頻率對隔離度量測結果···46

viii

圖5-8 輸入-2dBm時輸出頻率對轉換損失量測結果···46

圖5-9 輸入-2dBm時輸出頻率對隔離度量測結果···47

圖5-10 輸入-10dBm時輸出頻率對轉換損失量測結果···47

圖5-11 輸入-10dBm時輸出頻率對隔離度量測結果···48

圖5-12 輸入10dBm時輸出頻率對轉換損失量測結果···48

圖5-13 輸入10dBm時輸出頻率對隔離度量測結果···49

圖5-14 輸入頻率為800MHz倍頻的輸出頻譜···50

圖5-15 輸入2dBm時輸出四倍頻率對轉換損失量測結果···51

圖5-16 輸入2dBm時輸出四倍頻率對隔離度量測結果···51

圖 5-17 輸入-6dBm 時輸出四倍頻率對轉換損失量測結果···52

圖5-18 輸入-6dBm時輸出四倍頻率對隔離度量測結果···52

圖 5-19 輸入 10dBm 時輸出四倍頻率對轉換損失量測結果···53

圖5-20 輸入10dBm時輸出四倍頻率對隔離度量測結果···53

圖 5-21 輸入 800MHz 時四倍頻輸出頻譜···54

表 2-1 兩種倍頻器性能表···11

表 2-2 HMC156C8 電性表···11

表2-3 HMC158C8電性表···12

表2-4 ADL5602的性能表···18

表2-5 SPDT開關的操作電壓表···21

表2-6 開關動作真實表···21

表 2-7 SPDT 開關的電性···21

1

第一章 緒論

1.1 研究動機

在世界各國倡導電信自由化下，通訊市場擴大了商機，使得相關

3C(Communication、Computer、Consumer)產品得以蓬勃發展，整個電子相關產業對 於生活品質的提升也有明顯的貢獻。由於現今的無線通訊產業較趨成熟，成本也越來 越低，使得通訊產品普及化。隨著微波技術的發展，與通訊相關元件與電路設計也以 高速、低成本、低功耗、體積小及高性能來呈現，例如 MIC

(

Microwave Integrated Circuit)、MMIC(Monolithic Microwave Integrated Circuit)等。此外，製程技術的發展 也經由半導體廠的技術突破而有所改善，例如 CMOS、Bipolar、SiGe HBT、BiCMOS，

以及Ⅲ-Ⅴ族等製程技術。Ⅲ-Ⅴ族製程技術中，GaAs/InP MESFET、PHEMT 及 HBT 都是射頻領域重要的製程技術。

通常電路內的振盪頻率皆受到單一頻率輸出的石英振盪器或 LC 振盪器所限制，

若要再提高振盪頻率就必頇透過倍頻器把頻率做整數倍變化。倍頻器倍頻的原理是將 信號頻率輸入非線性電路(如放大器、二極體)，再從失真的輸出波形中，利用諧振電 路設定較高倍數諧振頻率，取出所要的高次諧波。

在本論文中，我們嘗試以 MMIC 的放大器、倍頻器與 SPDT switch 組合成倍頻電 路模組，並在 FR4 六層板實現 1.3GHz 到 8.0GHz 的訊號輸出，或者以系上 SMC100A 訊號產生器提供 1.1GHz 以下的頻率以達到 1.3GHz 到 4.0GHz 的頻率輸出。

2

1.2 論文架構

本論文的研究重點是使用 PADS 將由 MMIC 放大器、倍頻器與 SPDT switch 所組 成的倍頻電路 layout 在 FR4 六層板上。在 layout 部分需要與板廠配合建立各個板層 的參數並且走線需要達到阻抗匹配，我們在走線部分是利用 ADS 的 linecalc 來做模 擬。

論文架構說明如下:第一章為整篇論文的序論，說明研究的動機與論文的架構，

第二章討論論文中使用的頻率倍頻器、放大器與 SPDT 非反射開關之工作原理，第三 章討論共平面導波管(CPW)與衰減器的工作原理，第四章討論整個倍頻電路的設計與 系統分析，第五章呈現倍頻模組的量測數據結果及分析討論，第六章為結論。

3

第二章

用於本論文的頻率倍頻器、高頻放大器與 SPDT

2.1 前言

在本章節我們將介紹在倍頻電路上所使用的 MMIC 元件，MMIC 的元件包含被 動式頻率倍頻器、InGaP HBT 放大器與 GaAs MESFET SPDT 非反射開關。除各個 元件的性能參數外，我們亦分別說明其工作原理。

2.2 HMC156C8 和 HMC158C8 頻器倍頻器

倍頻器是使輸出信號等於輸入信號的整數倍的電路。輸入頻率為 f₁，則輸出頻率 為 f0=n*f1，係數 n 為整數，稱為倍頻次數。倍頻器的用途廣泛，如發射機採用倍頻 器後可使主振盪器振盪在較低的頻率，以提高頻率的穩定度，在調頻設備方面可以用 倍頻器來增大頻率偏移。

倍頻器是利用非線性電路產生高次諧波或者利用頻率控制迴路所構成，也可由一 個 壓控振盪器和控制環路構成。它的控制電路產生一控制電壓，使壓控振盪器的振 盪頻率嚴格地鎖定在輸入頻率 f₁的倍乘值 f₀＝n*f₁上。倍頻器有晶體管倍頻器、變容 二極管倍頻器、 階躍恢復二極管(Step-Recovery Diode) 倍頻器等。 用其他非線性電 阻、電感和電容也能構成倍頻器，如鐵氧體倍頻器等。 非線性電阻構成的倍頻器，

倍頻噪聲較大。這是因為非線性變換過程中產生的大量諧波使輸出信號相位不穩定而 引起的。 倍頻次數越高，倍頻噪聲就越大，使倍頻器的應用受到限制。本論文所提 到的頻率倍頻器屬於被動式的倍頻器，其構造與二級體(diode)巴倫(balun)電路的混頻 器(Mixer)相似，以至可以產生兩倍頻和 DC 中頻，然後再把中頻除去只輸出兩倍頻頻

4

率而成。二極體的混頻器是一個低價、寬頻的元件，在一般的微波系統中，是利用蕭 基二極體(Schottky diode)來製造混頻器電路，通常採用平衡式的架構分開 RF 和 LO 訊號，來改善對大訊號的容量，並且消除一些旁生雜訊響應和交互調變後的偶次諧波 像，它有較低的轉換損耗，較高的隔離度。

2.2.1 混頻器的簡介

混頻器(Mixer)在射頻與微波的收發射機中，扮演了非常重要的角色，它的功用是 一種非線性時變電路，頻率轉換功能就是由混頻器完成，將訊號頻率轉換到其他電路 所需的工作頻率，例如放大器、濾波器等等，使訊號傳遞工作更有效率。

混頻是利用兩個訊號在時域上相乘來實現的。我們可以用數學式子來表示，假設 兩個正弦訊號輸入到一個乘法器中，則在乘法器的輸出可以得到一個和頻成分和一個 差頻成分的訊號，數學式子為:

(2-1)

混頻器的示意圖如圖 2-1 所示，一個是固定振福的本地震盪器(LO)，另一個則是 接收到的射頻訊號或者是要發射的低頻訊號，混頻器的輸出包括了兩個訊號 RF 和 LO 的頻率和和頻率差。在升頻情況，輸入為一中頻 IF，則輸出為一高頻 RF 訊號，其表 示為 ; 反之降頻情況，輸入為一高頻 RF 訊號，則輸出為一較低的中頻 IF 訊號，其表示為 ，不管升頻或是降頻，最後都會利用濾波器的方式將所需 的輸出頻率給濾出。

5

圖 2-1 混頻器之頻率轉換示意圖

2.2.2 倍頻器電路架構

圖 2-2 為一被動雙平衡式的混頻器。從輸入端看入，二極體呈現並聯；從輸出端 看入則呈現串聯，此架構稱為二極體空橋(Diode bridge)，且輸入跟輸出端皆加上巴倫 電路，即成為雙平衡架構。此種架構可解決單平衡倍頻器需另外提供直流回授路徑問 題，且容易達到較寬的頻寬。此外，輸入及跟輸出端有良好的隔離度，且不需要額外 的濾波器即可壓抑奇次諧波。

被動倍頻器是用雙平衡式二極體和巴倫電路的混頻器架構相似，先是利用功率分 配器把訊號由一路變成兩路，再分別進入混頻器的 RF 和 LO 訊號，最後則輸出兩倍 頻的訊號。圖 2-3 為 Wilkinson 功率分配器，其輸出功率 P2=P3=P1-3dB，Z0 是特性阻 抗，λ 為信號的波長，R 為隔離電阻，其缺點為頻寬不夠。圖 2-4 為 Wilkinson N-section 2-way 功率分配器，多節的結構可以增加頻寬。圖 2-5 為 Double-balanced diode mixer 實際電路結構圖。

6

VRF VIF

VLO

圖 2-2 Double-balanced diode mixer 電路架構圖

圖 2-3 Wilkinson 功率分配器

圖 2-4 Wilkinson N-section 2-way 功率分配器

1

2

3 Z ⁿ ；θ

Z n ；θ

Z ^n-1 ；θ

Z n-1 ；θ

Z ¹ ；θ

Z 1 ；θ

R n R n-1

θ =90° at f=f o

R1

7

圖 2-5 Double-balanced diode mixer 實際電路結構圖

2.2.3 頻率倍頻器重要參數

1.轉換損失(Conversion loss)

倍頻器輸出功率與輸入功率的比值。

-

(2-2)

2.隔離度(Isolation)

由於倍頻器在輸出兩倍頻時，會同時輸出一倍頻、三倍頻與四倍頻的諧波，如果 隔離度太差會造成輸出的諧波失真而影響倍頻器的性能。

8

3.阻抗匹配(input match , output match)

阻抗匹配是倍頻器實現中必頇要考慮的因素，射頻輸入端阻抗不匹配會使信號產 生反射，降低信號的幅度減低性能。我們以圖 2-6 來理解阻抗匹配的概念，其中 Vg

為信號電壓源，Z_s=R_s +jX_s為信號阻抗，Z_in =R_in+jX_in為信號源所驅動電路的輸入阻 抗。

圖 2-6 阻抗匹配簡單概念圖

信號源所驅動電路能夠從信號源吸收的功率為

Pin= =

(2-3)

將 Pin 做為兩個獨立變量 R in和 X in的函數，則 Pin取最大值的條件為

=

(2-4)

將式(2-3)代入式(2-4)整理後，得 X _in = - X_s (2-5)

Rin = Rs (2-6)

即 (2-7)

所以當信號源所驅動電路的輸入阻抗和信號源阻抗達到共軛匹配時，電路從信號吸收

9

的功率達到最大值，這時稱信號源所驅動電路達到了輸入阻抗匹配條件。

4.線性度(linearity)

線性度也決定倍頻器能處理的最大信號強度。通常用 1dB 壓縮點和三階交調點 來描述。

[1] 1dB 壓縮點(point 1dB)是指輸出信號功率偏離他的線性響應輸出功率 1dB 時，該 點所對應的輸出信號功率稱為輸出 1dB 壓縮點，如圖 2-7 所示。

圖 2-7 壓縮點

[2] 三階截斷點(third order intercept point)是衡量線性度另一種參數。由於倍頻器是靠 非線性的特性產生倍頻效果，因此會容易產生失真的現象，通常會用交互調變 (Inter-Modulation)失真來表示非線性失真。假設倍頻器存在奇數階非線性，那相鄰信 號存在兩個干擾信號(其頻率分別為ωa和ωb)。這兩個信號經倍頻器的奇數階非線性 作用，會產生兩個三階交調的成分(頻率為 2ωa-ω_b和 2ωb-ω_a)，它們疊加在有用信號 上造成干擾。

為了避免雜訊的三階諧波對基頻混頻輸出造成干擾，必頇找出直線的交叉點，此 點即稱為三階截斷點，如圖 2-8 所示。三階截斷點與無雜波干擾的動態範圍(Spurious

10

free dynamic，DRf)相關。圖 2-9 中所示之兩條直線間的範圍，稱為無雜波干擾的動 態範圍，DRf 越大，表示基頻的混頻輸出受三階混頻輸出的干擾越小。

圖 2-8 三階交調點

圖 2-9 三階交互調變失真圖

2.2.4 Hittite HMC156C8 與 HMC158C8 介紹

在論文中我們將使用 Hittite Microwave 的 HMC156C8 與 HMC158C8 倍頻器，這 兩顆倍頻器都是使用 GaAs 製程的 MMIC，操作頻率分別為

0.7GHz-2.4GHz(HMC156C8)和 1.3GHz-4.0GHz( HMC158C8)，其兩倍頻器規格如表

11

2-1。圖 2-10 為倍頻器的接腳圖，圖中包含了 RF 輸入與輸出，其餘則是接地腳。表 2-2 與表 2-3 分別為 HMC156C8 和 HMC158C8 的電性表。

HMC156C8 HMC158C8 操作頻率 0.7-2.4GHz 1.3-4.0GHz Conversion Loss 15dB 15dB Harmonics Isolation 38dB 38dB

Input Drive Level 10 to 20 dBm 10 to 20 dBm 表 2-1 兩種倍頻器性能表

圖 2-10 倍頻器 MMIC 圖

表 2-2 HMC156C8 電性表

12

表 2-3 HMC158C8 電性表

2.3 ADL5602 InGaP HBT 放大器

功率放大器是無線發射機中的核心模組之一，主要是要輸出大功率給外部的負載。

功率放大器通常是無線收發機中功耗最大的模組，為了降低功耗，延長電池壽命，通 常會要求它有較高的效率，通常放大器在輸出大功率時要防止發生失真，因此對於放 大器的線性度有很高的要求。功率放大器有幾個重要特性，如輸出功率、增益、線性 度等等、而功率放大取決於電晶體的輸出阻抗大小，由電晶體的電流-電壓特性曲線，

找出最佳負載線(load-line)，以獲得最大輸出功率。

在本論文中，功率放大器的作用是把訊號的增益提高以抵消訊號進入倍頻器時的 增益衰減，達到頻率變為兩倍頻時整體增益不變結果。

2.3.1 InGaP HBT 的簡介

砷化鎵(GaAs)是一Ⅲ-Ⅴ族元素化合的半導體材料，由於其具有高電子遷移率，

在高頻特性上表現優異，也適合高頻及射頻應用。除此，在高頻的操作下尚有雜訊較 低及線性度較佳等特性。砷化鎵(GaAs)的技術有分為三種:金屬半導體場效電晶體 (MESFET)、異質介面雙載子電晶體(Heterojunction Bipolar Transistor,HBT)、假型高速 電子遷移電晶體(pseudomorphic High Electron Mobility Transistor,pHEMT)，其中HBT

13

是較新的技術。HBT的射極、基極、集極排列方式呈現垂直排列，通道內的電子流呈 垂直方向，由其結構上的優勢，造就出較高的功率密度，使在相同的輸出功率下，

HBT的面積(die size)可以縮小，並且僅需要一個電壓源就可以運作，圖2-11 為 InGaP/GaAs HBT結構。

有別於一般的GaAs HBT使用GaAs/AlGaAs異質結構形成，InGaP HBT採用 GaAs/InGaP異質結構的形成，它不僅提供與傳統的GaAs/AlGaAs一樣的優點，還增加 了額外的優點:

‧更高的f_max ‧更可靠 ‧容易製造

‧更低的相位雜訊 ‧更好的線性度 ‧改善溫度穩定性 ‧增加電流增益

圖2-11 InGaP HBT結構圖

14

2.3.2 放大器內部電路圖

在本論文所用上的ADL5602功率放大器是由採用InGaP HBT所製成的MMIC，而 MMIC放大器在輸出端增加偏壓並且串聯一個電阻，電阻的大小可以控制電壓V_cc至IC 所需要的電壓Vd ，在輸入與輸出端都加上交流偶合電容，如圖2-12所示。圖2-13為 一般放大器MMIC的基本內部電路圖，這設計是用一個電晶體去驅動一個達林頓對 (Darlington Pair)，並且有著電阻負回受；MMIC中的單一電晶體有著較小的負回受可 以降低雜訊性能，並較高的直流耦合輸入到達林頓對中；達林頓對有著較強烈的負回 受，它使著IC有著良好的匹配度與增益平坦度。圖2-14為輸入輸出50Ω匹配具有電阻 負回受的寬頻放大器。

MMIC

R

bias

CC

CB CB

CC

Vcc

RF output

RF input

V d

圖2-12 具有偏壓的標準MMIC增益區塊圖

15

R

R R

R

R

RF OUTPUT AND DC INPUT

RF INPUT

圖2-13 一般MMIC放大器內部電路圖

Vcc

INPUT 50Ω

OUTPUT 50Ω

圖2-14 負回受寬頻放大器並有輸入輸出50Ω匹配

16

2.3.3 放大器重要規格

1.頻率範圍(Frequency Range)

一個放大器所工作的頻段，頻率的範圍通常會需要比真正範圍要來的大。

2.溫度範圍(Temperature Range)

指一個放大器可以正常操作的溫度範圍。

3.增益(Gain)

指放大器輸出功率與輸入功率的比值。

G=10

(2-8)

4.增益平坦度(Gain Flatness)

在一定的帶寬內，增益的變化範圍是正負多少dB。

5.雜訊指數(Noise Figure)

指輸入的雜訊比和輸出的雜訊比的比值在取對數。

NF=10

(dB) (2-9)

6.在1dB壓縮點的輸出(Power Out At 1dB Compression Point)

放大器在輸入功率和輸出功率的增益比，當輸入功率很小時，功率的增益為常數，

放大器工作在線性區。當輸入功率增加時，受到電晶體的非線性影響，放大器的增益 會被壓縮，因而限制了放大器的最大輸出功率，在這段區域內還包還含了線性失真、

諧波失真、交互調變(Inter-Modulation)失真的發生，若在繼續增加輸入功率，電晶體 操作在飽和區，其輸出功率則幾乎維持不變。

P^1dB的值通常來評估放大器的能力，以下為其表示式:

17

(2-10)

7.失真(Distortion)

由於放大器是非線性特性，因而在輸出訊號中，會參雜因失真而成的額外的訊號。

非線性所引起的失真訊號有三種，如下:

(a) 諧波失真(Harmonic Distortion)

通常是由高次諧波(如二倍頻、三倍頻..等)引響而產生諧波失真。

(b) AM to FM Conversion

S₂₁包含振幅和相角，相移量會隨著振幅的增加而改變，當輸入功率較大時，AM 調變轉而成FM調變之變化。

(c) 內部調變失真(Inter Modulation Distortion)

當有兩個頻率相近的訊號同時進入放大器時，輸出訊號會產生所謂的三次諧波，

產生交互調變失真(Inter-Modulation)現象。

2.3.4 ADL5602介紹

ADL5602是經由InGaP HBT工藝製造，操作頻率從50MHz到4.0GHz並且有著 20dB增益的線性放大器，並且有著正負1V的ESD，其性能表如表2-4。此放大器操作 在5V的電壓且消耗85mA的電流，可操作溫度從-40度到85度。圖2-15為放大器的IC圖，

有RF輸入輸出接腳，還有接地腳，其IC實際的應用接腳如圖2-16，其在RF輸出端加 電壓且並聯了三個電容和串聯一個電感，RF輸入與輸出則需有交流耦合的電容。

18

增益 20dB

操作頻帶 50MHz 到 4.0GHz OIP3 43.7dBm at 900MHz P1dB 19.2dBm at 900MHz 雜訊指數 3.7dB at 900MHz

表 2-4 ADL5602 的性能表

圖2-15 ADL562 IC圖

圖2-16 ADL5602實際應用接腳圖

19

2.4 HMC547LP3非反射開關(SPDT)

在RF的開關中有兩種型式的開關，一個是非反射式(吸收式)另一個是反射式。一 個強烈的回波損耗，在所有開關狀態，當開關處於OFF狀態中，非反射的開關RF訊號 會終止於50Ω電阻，而反射式的開關則是相反的會使RF訊號開路(或短路)並且很小的 回波損失(return loss)。

在正確選擇主動式或者被動式的RF開關時必頇依靠很多條件，例如預估輸入信 號的強度、RF的開關需要用非反射式或是反射式、電路要求的頻寬、操作頻率等。

一般的開關分類則是依據幾個poles和throws來決定，pole是指開關接觸的節點決定數 量，throw是以開關可以確實傳導電流的通路數量來決定，例如圖2-17 (a)展示了 single-pole single-throw(SPST)開關，(b)single-pole double-throw(SPDT)開關，

(c)double-pole single-throw(DPST)開關和(d)double-pole double-throw(DPDT)開關。在 本論文中我們將使用SPDT非反射的開關，使倍頻電路可以選擇輸出兩倍頻或者是選 擇輸出四倍頻的頻率。

圖2-17 傳統的機械開關種類

20

2.4.1 GaAs MESFET的簡介

MESFET(Metal-semiconductor FET)的結構是把金屬直接放在p-Type GaAs通道上 形成，通道的長度L、寬度W都是由Gate的尺寸所決定，並且為了降低Drain和Source 接點的寄生電阻，Drain和Source兩接點是做在 GaAs上，結構如圖2-18 所示。

圖2-18 MESFET 使用AlGaAs/GaAs結構

早期積體電路都是用矽製成，但 MESFET 卻是用砷化鎵(GaAs)， 其優點是砷化 鎵的的電子遷移率是矽的 5 到 8 倍，所以在相同的跨壓下，砷化鎵元件所形成的電流 比矽元件大很多，因此電路速度比較快。基於這些因素使得 MESFET 有著低電阻，

高輸出電流、快速放電荷、高截止頻率的優點，並且適用在數位高速元件和類比高頻 元件。

2.4.1 HMC547LP3非反射開關簡介

HMC547LP3 是一種通用寬帶高隔離非反射 GaAs MESFET 元件 SPDT 開關，並 且封裝在低成本無鉛 QFN 表面貼裝塑料封裝，圖 2-19 為 HMC547LP3 腳位圖。它工 作頻率從直流 DC 到 20GHz，並且提供了高隔離度(isolation)和插入損失(Insertion loss)；

21

該開關操作使用互補附電壓邏輯線路控制，要求-5V/0 電源 ，並且該 MMIC 並不需 要電源供應。其操作電壓如表 2-5 所示，高電位為-5V，而操作開關的真實表如表 2-6 所示。表 2-7 為 SPDT 開關的電性表。

圖 2-19 SPDT MMIC 的腳位圖

表 2-5 SPDT 開關的操作電壓表 表 2-6 開關動作真實表

表 2-7 SPDT 開關的電性

22

第三章

共平面導波管(CPW)與 Pad 衰減器的設計

3.1前言

當操作頻率在微波與毫米波頻段，電路在走線的部分必頇採用分佈 (Distributed) 以及傳輸線的方式來實現。應用在微波與毫米波電路的平面傳輸線有微帶線

(microstrip line)，共面波導(coplanar waveguide)，共面帶狀線(coplanar strips)，以及槽 線(slotline)等等，其中微帶線之設計具有成熟技術、被動元件與模型完整等優點;共平 面波導(CPW)多用於微波(microwave)頻段等高頻電路或元件之中，它對於單晶微波積 體電路(MMIC)而言是一個重要角色，由於CPW不需使用貫孔接地以及具有低色散的 特性，且容易同平面的主動與被動元件相連結，比微帶線的結構更適用於使用在高頻 模組製作上。Pad的作用類似緩衝器(buffer)以降低過大的能量，還有提供相鄰元件之 間的隔離以減少漣漪(ripple)造成的不匹配。其中共平面導波管(CPW)與Pad衰減器在 電路設計與layout上有扮演重要角色，我們在這個章節上將會分別提出來討論。

3.2 共平面導波管(CPW)

共平面導波管(CPW)的結構是在1969年由C.P.Wen所提出。其結構是由在介電質 基材的表面金屬導體所構成，其示意圖如圖3-1所示，中間金屬導體為訊號線，周圍 兩邊的金屬導體為地線，其信號與的地線皆在同一平面上，是一個單一平面的傳輸線，

在傳輸訊號時，是利用準電磁波(quasi-TEM)傳遞方式。

CPW的特性阻抗(Characteristic Impedance,Z₀)、有效介電常數(Effective dielectric constant, )與訊號傳輸導體的寬度(W)及與兩旁的接地金屬面的間距(S)的比例有很

23

大的關係，也與基材本身的介質系數( 、厚度(H)以及金屬導體的厚度(T)有關，如 圖3-2所示。

圖3-1 .共面波導傳輸線 (CPW)

圖3-2 .CPW各項參數圖

共平面波導(CPW)可以準靜態分析，利用共形映射的方式。在厚度可忽略的CPW 位於頂部的無限深基板，作為顯示在左邊的圖，可以映射到一個平行板電容器介質填 充ABCD，如圖3-3所示，再利用形函數:

24

(3-1)

圖3-3 CPW準靜態分析圖

為了進一步分析，假定原來的介電質邊界構成磁牆，使BC跟AD也成為磁牆，也 沒有造成邊緣場中所產生的電容。有了這樣的假設，每單位長度的電容總和，分頂部 (空氣)和底部(介質)的部分電容。前者為:

(3-2)

後者為:

(3-3)

在這兩個公式 和 代表第一橢圓積分和其補數，且 。單獨的計算K 和 是困難的，在 可以有效的通過以下計算公式:

for (3-4)

25

for

(3-5)

與 作為相輔相成的量: 。總線路電容總和為 和 。因此，有效介電 常數:

(3-6)

而阻抗:

˙ (3-7)

在實際狀況中，有一個有限的基板厚度h。為了符合這個映射分析，初步映射變換有 限厚度介質進入一個無線厚度中，只有有效介電常數被改變，成了

˙ ˙ (3-8)

其中

^˙ (3-9)

最後，我們考慮CPW在有限厚度的介質背後有無限的接地層，如圖3-4所示。在這種 情況下，準TEM波是一個混合微帶線和CPW的模式，公式變為:

˙ (3-10)

其中q為填充因子，為:

26

(3-11)

和

^˙ (3-12)

這條線的阻抗為:

˙

(3-13)

考慮金屬厚度的影響。在大多數的情況下，金屬線的厚度很薄，但其厚度則不能完全 的忽視。我們令一個厚度不為零的金屬導體為:

(3-14)

和

(3-15)

其中

˙ (3-16)

在阻抗的計算，無論是 和有效介電常數均受到影響，因此 要改為effective modulus

，而re要改為 :

27

˙ (3-17)

^˙

^˙

˙

(3-18)

圖3-4.背面金屬共面波導傳輸線

3.3 PAD衰減器設計

衰減器的技術重要指標包含括衰減器的工作頻帶、衰減量、功率容量、回波損耗 等。

(1) 工作頻帶。 衰減器的工作頻帶是指在給定頻率範圍內使用衰減器，衰減量才能達 到指定的值。

(2) 衰減量。 衰減量的表示可以用圖3-5所示兩個端口來描述。圖3-5中，信號輸入端 功率為 ，而信號輸出的功率為 。衰減器的功率衰減量為A(dB)。若 、 以 (dBm)表示，則兩端功率間的關係為

28

(3-19)

即 (3-20)

圖3-5 功率衰減器示意圖

從式子可以看出，衰減量描述功率通過衰減器後功率的變小程度。率減量的大 小主要是由構成衰減器的材料和結構所決定。

(3) 功率容量。 衰減器是一種能量消耗的元件，功率消後變成熱量，通常材料結構確 定後，衰減器的功率容量就確定了。如果超出衰減器承受的功率極限值，則衰減 器就會燒毀。

(4) 回波損耗。 回波損耗式衰減器的駐波比，要求衰減器兩端的輸入輸出駐波比盡可 能小。

構成衰減器的基本材料是電阻性材料，由形成的電阻器衰減電路就是一種衰減器，

種類分T型和Π型。通常情況下，由三個電阻值決定衰減量。兩種衰減器的圖形如圖 3-6所示。

29

圖3-6 衰減器構造圖

圖3-6中 、 是電路輸入端和輸出端的特性阻抗。根據電路兩端使用的電阻不同，

可以分為同阻式和異阻式，我們在這只討論同阻式電路。

同阻式是指衰減器兩端的阻抗相同， ，不需要考慮阻抗變換，直接應用電 路分析方法求出衰減量與各個電阻值的關係。

1. T型同阻式(

由圖(a)所示T型同阻式衰減器， 。我們可以利用三個A參數矩陣相乘的 方法求出衰減器的A參數矩陣，在轉換成S參數，就求出衰減量。串聯電阻和並聯 電阻的A電路參數如下:

的傳輸矩陣 (3-21)

的傳輸矩陣 (3-22)

相乘得

(3-23)

30

(3-24)

S參數為

(3-25)

(3-26)

(3-27)

(3-28) 對於衰減器的衰減量 (dB)，兩端的匹配為 ∞。求解聯立方程 式可以得到

(3-29)

(3-30)

(3-31)

這就是衰減器的設計公式。

2.∏型同阻式(

對於圖(b)所示∏型同阻式衰減器， ，我們分析方式則與T型衰減器的分析 方式完全相同，則衰減器的公式如下:

31

(3-32)

(3-33)

(3-34)

32

第四章

倍頻器模組系統設計與系統分析

4.1 前言

在本章節將會介紹倍頻器模組設計與系統分析，說明如何使用Orcad與PADS layout以及ADS的Linecalc設計倍頻器系統以及其設計流程。

4.2 PADS Layout軟體介紹

在電路板領域裡，PADS是一套以電路板設計為目標的電路設計軟體，也是一套 眾所以皆知的軟體，其最基本的成員是設計電路的PADS Logic部分、設計電路板的 PADS Layout與PADS Router部分。電路設計是指利用電路設計軟體與電腦輔助電路 設計，也是電子電路設計自動化(Electronic Design Automation，簡稱EDA)。電路設 計大多是從繪圖電路圖開始，最終目的是要做出一塊電路板，而電路圖是我們能比較 能讀懂得媒介。繪製電路圖的目的，並不是只要讓人讀懂而已，還可以將電路圖資料 轉成電路板的資料，而這個電路圖的電路板之間的界面，就是網路表，可以從電路圖 產生電路板設計程式所需的網路表。電路板設計程式載入網路表，相當於載入電路圖 的設計資料，即可進行電路板設計，如圖4-1所是:

圖4-1 PADS電路設計流程

33

在電路板設計方面，大可分為四個程序，先是進行零件佈置，緊接著進行電路板 佈線。電路板佈線完成後，最好是進行電路板信號分析，看看該電路板理的信號傳輸 是否順暢?信號衰減、延遲或干擾的情況或者是否超過限度?然後才輸出電路板製作所 需的資料，也就是電腦輔助電路板製作(Computer Aided Manufacture，CAM)所需檔案，

如圖下:

圖4-2 PADS電路板設計流程

4.3 倍頻器系統設計

圖4-3 倍頻器系統設計流程圖

34

圖4-3為整個倍頻電路系統設計流程圖，說明了整個從設計架構到到電路板完成 的過程。系統架構方面我們將現有的訊號產生器SMC100A，所能產生的最高頻率 1.1GHz先進入一個功率放大器提高功率20dB，之後再進入被動式的倍頻器，倍頻器 約會有15-20dB的轉換損失，之後再接一個3dB的衰減器以減少過大的功率進入SPDT 開關。

SPDT開關通過邏輯閘的控制，可以讓RF訊號選擇走兩路中的一路。一路是接10dB 的衰減器然後輸出1.4-2.2GHz的頻率，另一路則是再經過一次的功率放大器和倍頻器，

然後輸出達到四倍頻的2.8-4.0GHz，其系統架構圖如圖4-4 所示:

圖4-4 倍頻電路架構圖

在IC選擇上，使用Hittite Microwave的HMC156C8和HMC158C8被動式的頻率倍 頻器IC，操作頻率分別為0.7-2.4GHz和1.3-4.0GHz。功率放大器使用ADL5602，他可 以提供20dB的增益，並且可以工作在50MHz-4.0GHz的頻率；而SPDT開關是使用 HMC547LP3E，操作頻率為DC-20GHz，並且以負5V電壓來操作邏輯開關。

35

在衰減器的設計中，為了達到3dB和10dB的衰減，我採用型∏型電阻式衰減器，

我們直接採用查圖表的方式得知，3dB衰減模組的電阻值分別為17.8Ω和294Ω，如圖 4-5所示。

圖4-5 3dB衰減器模組

10dB衰減器模組的電阻值分別為82.5Ω和88.7Ω，如圖4-6所示。

圖4-6 10dB衰減器模組

圖4-7 PI型衰減器對應的電阻值圖表

R7 294

GND

R9 294

GND

3dB

R8 17.8

GND R3

88.7

R11 88.7

10dB

R10 82.5

GND

36

圖4-8 Orcad電路圖

圖4-8 為Orcad的電路圖，為了使電路圖在layout軟體上更快速的完成，先使用了 Orcad電路圖型軟體把電路圖先完成了，之後在輸出 .asc檔案，可供PADS Layout軟 體直接讀取，減少Layout的時間。在layout部分採用合勤科技的FR4六層板，板層的規 格如圖4-9所示。板層的第一層為零件放置與RF走線， 第四層也用做走線層並且走電 源線，其他層則是設定為接地層。

圖4-9 FR4六層板

GND

U5 GND

SW_B

SW SPDT/SM

J2 HEADER_3x1

1 2 3 GND

L1 470 nH

GND R1

100ohm

C10

0.1uF/16V

GND GND

R11 88.7

V2 5Vdc

C21 0.1uF/16V

GND

GND

SW_A

SW SPDT/SM

GND U2

GND

GND C11

100pF/50V

GND C5

0.1uF/16V

Vdd

C3 1nF/50V

GND

R10 82.5

GND GND

RF10

R6 294

GND

R2

100ohm

GND GND

R8 17.8 Vdd

U4

GND L2

470 nH GND

GND

Vdd C2 1 uF/100V

R5 17.8

GND C4 68 pF/50V

GND GND

Vgg

U6

HMC156C8 1 3 4 2

8 6 5 GND 7 GND GND RFIN

GND GND GND RFOUT U14

ADL5602

42

1 3

GNDGND

RFIN RFOUT

GND

GND

RF10

V2 -5Vdc GND

R7 294

GND

U13

HMC158C8 1 3 4 2

8 6 5 GND 7 GND GND RFIN

GND GND GND RFOUT GND

Vdd

GND

R9 294 C7 1 uF/100V

GND U8

HMC547LP3 1

2 3 4

5678

9 10 11 12

13141516

N/C GND RFC GND

N/CGNDRF1GNDN/CB A N/C

GNDRF2GNDN/C

3dB

GND

R3 88.7

C6 0.1uF/16V

GND

10dB GND

U15 ADL5602

42

1 3

GNDGND

RFIN RFOUT C8 1nF/50V

C9 68 pF/50V GND

3dB

GND R4

294

J1 HEADER_3x1

1 2 3

37

走線部分採用CPW，走線寬的寬度和走線與旁邊鋪銅的距離設定，我們使用ADS 的linecalc軟體去計算。在計算當中，我們將會考慮走線對第二層板的接地層去計算和 對第三層接地層去嘗試計算，進而得到的線寬是否符合所需。

圖4-10 以第二層接地層ADS Linecalc計算結果

為了要達到50歐姆的阻抗匹配，我們設定走線與鋪銅的距離固定為5mil，鋪銅與第 二層接地層的高度為3.6mil，銅箔厚度則設為1.7mil，介電質為4.2，經由Linecalc計算 後得到走線的寬度約為6mil，如圖4-10所示。而為了增加表層鋪銅與接地層的高度，

我們採用把第二層接地層與走線相對應的區域挖空，讓表面層的走線直接對應第三層 的接地層，因此我們依照圖4-9的訊息可以把H的值設為8.9mil，其他數值則不需要改 變，一樣設50Ω的阻抗配，但線寬的數值則變為約12mil，其結果如圖4-12所示，而我 們將會採用這個數值去設計layout線寬，這樣使得線寬較寬在徒手上件會比較容易。

38

圖4-11 第二層板RF走線挖空layout

圖4-12 以第三層接地層ADS Linecalc計算結果

RF走線設定完之後，我們設定電源layout，在電源走線我們採用30mil的寬度的設 定，供給需要電源的元件；最後再預留給SMA接頭的layout，並且與RF走線連接，完

39

成倍頻器系統電路layout，如圖4-13 所示。

圖4-13 Freq Doubler最後的layout圖

完成電路的layout，我們將設定鋪銅與元件和走線的距離然後鋪銅，如圖4-14所示。

圖4-14 設定鋪銅後的layout圖

40

在全部設計完之後，為了要確保layout的元件接腳確實符合實際IC的接腳，我們 可以先嘗試使用CAM出圖，並且使用印表機列印出，再使用手上現有的IC嘗試腳位 的位置大小是否符合，以此方法去檢測layout的元件接腳圖是否正確。圖4-15為layout 出圖列印出的圖型。

圖4-15 layout出圖圖型

在送出layout最終版本期間則必頇和工程師互相的討論並且修改電路，並且確實 得把orcad的電路圖與layout的元件編號對應好，以確保在上元件時不會發生無法比對 的錯誤。最後成品再焊上SMA接頭和電源的接腳完成倍頻電路模組電路板，如圖4-16 為倍頻電路模組成品。

41

圖4-16 倍頻電路模組成品

42

第五章

量測與數據討論

在數據量測上，我們使用系上現有的SMC100A訊號產生器與FSH4頻譜分析儀預 先量測，量測範圍從1.3GHz到3.6GHz，圖5-1和5-2為訊號產生器和頻譜分析儀，圖5-3 為實際接上訊號產生系與頻譜分析儀。

圖5-1 SMC100A訊號產生器

43

圖5-2 FSH4頻譜分析儀

圖5-3 倍頻器模組實際量測圖

44

由於系上的電源供應器和頻譜分析儀並無法可以完整的量出此倍頻電路模組的 工作頻率，我們外借了可提供頻率更高的訊號產生器和量測頻率更廣的頻譜分析儀，

量出完整的頻段1.3GHz到8.0GHz，圖5-4與5-5為外借的訊號產生器與頻譜分析儀。

當倍頻模組的控制開關操作在兩倍頻模式，輸入功率為2dBm，輸入頻率介於 0.65GH～2.4GHz時，即可輸出介於1.3GHz～2.8GHz的兩倍頻訊號，由圖5-6可知轉換 損耗介於-17～-32dB。此外，由圖5-7 可以得到基頻的隔離度為介於-8～-28dB，而三 倍頻的隔離度為介於-15～-48dB。我們可以從圖5-7中得知，當操作頻率接近倍頻器 操作頻帶邊緣時，隔離度有急速變差的情況。

當訊號產生器輸入功率為-2dBm時，由圖5-8可知轉換損耗介於-18～-32dB。基頻 隔離度介於-8～-35dB，而三倍頻隔離度介於-18～-45之間，如圖5-9所示。在與輸入 2dBm比較後，可以發現隨著輸入功率變小，基頻隔離度會隨著頻率有逐漸減少的趨 勢。

圖5-4 HP 83752A訊號產生器

45

圖5-5 FSQ26頻譜分析儀

1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0

-40 -35 -30 -25 -20 -15 -10 -5 0

conversion loss

Doubled RF Frequency (GHz)

conversion loss (dB)

圖5-6 輸入2dBm時輸出頻率對轉換損失量測結果

46

1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0

-60 -55 -50 -45 -40 -35 -30 -25 -20 -15 -10 -5 0 5

1st isolation 3rd isolation

Doubled RF Frequency (GHz)

isonlation (dB)

圖5-7 輸入2dBm時輸出頻率對隔離度量測結果

1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0

-40 -35 -30 -25 -20 -15 -10

conversion loss

Doubled RF Frequency (GHz)

conversion loss (dB)

圖5-8 輸入-2dBm時輸出頻率對轉換損失量測結果

47

1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0

-60 -55 -50 -45 -40 -35 -30 -25 -20 -15 -10 -5 0 5

1st isolation 3rd isolation

Doubled RF Frequency (GHz)

isonlation (dB)

圖5-9 輸入-2dBm時輸出頻率對隔離度量測結果

在圖5-10，輸入功率-10dBm時，轉換損失介於-31 ～-47dB之間，其基頻隔離度 已經變得達不到要求為-13～14dB，基頻在某些頻率比主頻的功率還要高，而對三倍 頻的抑制能力還約在介於-8dB～-35dB之間，圖5-11所示。

1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0

-55 -50 -45 -40 -35 -30 -25 -20

conversion loss

Doubled RF Frequency (GHz)

conversion loss (dB)

圖5-10 輸入-10dBm時輸出頻率對轉換損失量測結果

48

1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0

-60 -55 -50 -45 -40 -35 -30 -25 -20 -15 -10 -5 0 5 10 15

1st isolation 3rd isolation

Doubled RF Frequency (GHz)

isolation (dB)

圖5-11 輸入-10dBm時輸出頻率對隔離度量測結果

1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0

-50 -45 -40 -35 -30 -25 -20 -15 -10

conversion loss

Doubled RF Frequency (GHz)

conversion loss (dB)

圖5-12 輸入10dBm時輸出頻率對轉換損失量測結果

在輸入功率為10dBm時，轉換損失約介於-22～-38dB之間，圖5-12所示，其基頻 隔離度介於-30～-5之間，而三倍頻的抑制能力介於-37～-8dB之間，如圖5-13所示。

圖5-14為800MHz的倍頻輸出頻譜。

49

輸出平整度(Flatness)也可以是一種訊號產生器的規格，我們將每一段的輸出頻率 的輸出功率大小取平均值，並與每一段的輸出功率的差取絕對值，並且把這些差額取 平均數，最後在與輸出功率的平均值比值為平整度。其數學表示式如下

其兩倍頻輸出頻率取2GHz到4GHz頻率在輸入2dBm輸出平整度為0.52。

1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5

-50 -45 -40 -35 -30 -25 -20 -15 -10 -5 0 5 10

1st isolation 3rd isolation

Doubled RF Frequency (GHz)

isolation(dB)

圖5-13 輸入10dBm時輸出頻率對隔離度量測結果

50

圖5-14 輸入頻率為800MHz倍頻的輸出頻譜

我們把倍頻模組的控制開關操作在四倍頻模式，其輸入頻率 0.65Gz 到 2GHz，即 可表示輸出率介於 2.6GHz 到 8GHz。由圖 5-15 和圖 5-16 可知，當輸入 2dBm 時轉換 損失借於-5dB～-28dB，其三倍頻的隔離度介於-4～-14dB 之間，則五倍頻隔離度介於 7～-27dB 之間。

51

2 3 4 5 6 7 8

-40 -35 -30 -25 -20 -15 -10 -5 0

conversion loss

quad frequency (GHz)

conversion loss (dB)

圖5-15 輸入2dBm時輸出四倍頻率對轉換損失量測結果

2 3 4 5 6 7 8

-40 -35 -30 -25 -20 -15 -10 -5 0 5 10 15

3rd 5th

quad frequency (GHz)

isolation (dB)

圖5-16 輸入2dBm時輸出四倍頻率對隔離度量測結果

52

2 3 4 5 6 7 8

-60 -55 -50 -45 -40 -35 -30 -25 -20 -15 -10

conversion loss

quad frequency (GHz)

conversion loss (dB)

圖 5-17 輸入-6dBm 時輸出四倍頻率對轉換損失量測結果

2 3 4 5 6 7 8

-50 -45 -40 -35 -30 -25 -20 -15 -10 -5 0 5 10

3rd 5th

quad frequency (GHz)

isolation(dB)

圖5-18 輸入-6dBm時輸出四倍頻率對隔離度量測結果

當輸入為-6dBm 時，由圖 5-17 和圖 5-18 可以知道，轉換損失介於-17dB～-48dB 之間，三倍頻隔離度介於-2dB～-28dB 之間，五倍頻隔離度則介於 2dB～-40 之間。

輸入 10dBm 時，由圖 5-19 和圖 5-20 知，轉換損失界於-15.6～-39.2 之間，三倍頻隔 離度介於 6.9dB～-7.5dB 之間，五倍頻隔離度介於 5.6dB～-32.5dB 之間。

53

2 3 4 5 6 7 8

-50 -45 -40 -35 -30 -25 -20 -15 -10

conversion loss

quad frequency (GHz)

conversion loss (dB)

圖 5-19 輸入 10dBm 時輸出四倍頻率對轉換損失量測結果

2 3 4 5 6 7 8

-40 -35 -30 -25 -20 -15 -10 -5 0 5 10 15

3rd 5th

quad frequency (GHz)

isolation(dB)

圖5-20 輸入10dBm時輸出四倍頻率對隔離度量測結果

我們在數據比較之間發現，在輸出頻率 2.6GHz 時，則因為輸入頻率為 650MHz 屬於超出 HMC156C8 倍頻器規格(0.7GHz-2.4GHz)，所以轉換損失和隔離度則是較差，

但隨著頻率的升高，則有趨於改善。圖 5-21 為輸入 800MHz 四倍頻後之輸出頻譜。

其輸出四倍頻輸出取 3.2GHz 到 7.2GHz 頻率在輸入 2dBm 時的平整度為 0.68。

平整度則是較兩倍頻的 0.52 為差，輸出的的功率差距較大。

54

圖 5-21 輸入 800MHz 時四倍頻輸出頻譜

55

第六章 結論

6.1分析討論

本論文研製使用邏輯開關操作，選擇頻率達到兩倍頻與四倍頻之頻率倍頻器模組。

當輸入功率為固定時，兩倍頻的轉換損失與隔離度都有不錯的性能與抑制能力，但在 輸入頻率在倍頻器的操作頻率邊緣時，隔離度都會有明顯的變差，並且隨著輸入功率 減少隔離度也會降低，之後可以靠著在倍頻器IC後面再加入放大器來改善隔離度或著 降低衰減器來增加轉換損失的性能；而四倍頻由於倍頻模組在輸出端並未設計衰減器，

轉換的損失都還有不錯的性能，隔離度則因為輸入頻率在剛好在兩個倍頻器IC的操作 頻率邊緣，造成輸出頻率2.6GHz到2.8GHz的隔離度達不到規格，在未來改善方面則 可以使用帶通濾波器來改善隔離度的問題。

6.2 系統延伸與未來應用

在系統延伸除了增加帶通濾波器對諧波的抑制能力改善的頻率倍頻器外，靠著這 個技術可以發展出商用儀器，用以降低成本，在邏輯開關控制方面可以延伸為軍用的 電子戰或者是軍用雷達，可以快速的切換頻率以抗干擾。

56

參考書目

[1] Cotter W. Sayre, “Complete Wireless Design”

[2]Thomas H. Lee, “The Design of CMOS Radio-Frequency Integrated Circuits”

[3]S. M. Sze, Kwok k. Ng , “Semiconductor Devices”

[4]PADS PCB 高速電路設計 電路板篇，作者:王俞允

[5]CMOS射頻集成電路分析與設計，作者:池保勇 余志平 石秉學 編著 [6]微波工程導論，作者 李磊 明正峰 謝擁軍 雷振亞

57

參考文獻

[1] Z. Y. Zhang; Y. X. Guo; Ong, L.C.; Chia, M.Y.W.; , "A new planar Marchand

balun," Microwave Symposium Digest, 2005 IEEE MTT-S International , vol., no., pp.

4 pp., 12-17 June 2005 doi: 10.1109/MWSYM.2005.1516893

[2] Y. Wu; X. Chen; H. Wu; B. Liao; , "Design of a 4–12GHz frequency doubler MMIC based on InGaP/GaAs HBT process," Microwave and Millimeter Wave Technology

(ICMMT), 2010 International Conference on , vol., no., pp.1045-1048, 8-11 May

2010

[

3

]

Murji, R.; Deen, M.J.; , "A low-power wideband frequency doubler in 0.18 μm

CMOS," Circuits and Systems, 2005. ISCAS 2005. IEEE International Symposium on , vol., no., pp. 4353- 4356 Vol. 5, 23-26 May 2005

[

4

]

Y. Liu; T. Yang; Z. Yang; , "Nonlinear stability analysis of a ultra-wide band doubler MMIC," Communications Technology and Applications, 2009. ICCTA '09. IEEE

International Conference on, vol., no., pp.729-732, 16-18 Oct. 2009

[5]

C. C. Weng, Z. M. Tsai, and H. Wang, “A K-band miniature, broadband, high output power HBT MMIC balanced doubler with integrated

balun,” in IEEE Eur. Microw. Conf. Dig., Oct. 4–6, 2005, vol. 3, pp.

[6] K. Nishikawa, B. Piernas, T. Nakagawa, and K. Araki, “Miniaturized and broadband V-band balanced frequency doubler for highly integrated 3-D MMIC,” in IEEE MTT-S Int. Dig., Jun. 2002, vol. 1, pp.351–354.

[7] D.W. Kang, D.H. Baek, S.H. Jeon, J.W. Park, and S. Hong, “A miniaturized K-band balanced frequency doubler using InGaP HBT technology,” IEEE MTT-s Symp. Dig., vol. 1, 8-13, pp. 107-110, June 2003.

[8]

K.H. Lee; Z. Jin; K.H. Koo; , "High linearity SPDT switch for dual band wireless LAN applications," Microwave Conference Proceedings, 2005. APMC 2005.

Asia-Pacific Conference Proceedings , vol.2, no., pp. 4 pp., 4-7 Dec. 2005]

[9] N.S. Sreeram, " Design of improved marchand balun using patterned ground plane "I ME Microelectronics SR. No: 04892

58

附錄

marchand balun 結構

平面巴倫架構

全文完