[PDF] Top 20 以管線方法改進非同步8051處理器之效能
Has 10000 "以管線方法改進非同步8051處理器之效能" found on our website. Below are the top 20 most common "以管線方法改進非同步8051處理器之效能".
以管線方法改進非同步8051處理器之效能
... 我們會將指令處理的步驟，分成 Instruction Fetch (IF)，Instruction Decode (ID)，Operand Fetch (OF)，Execution(EXE)，Write Back (WB)這五個階段。管線執 行的第一個重點是要能避免所有管線危障的情況，包括資料危障、結構危障、控制危障， ... See full document
49
非同步微處理器實作-以8051為例
... 中文摘要 8051 微處理器是嵌入式系統經常使用的微控制器。我們修改同步 8051 的電 路，加入非同步電路的設計概念，希望能提升效能。以 pulse mode 設計 handshake 元件，用以取代同步電路中的 clock。Handshake 元件有著三種不同時間長度的 ... See full document
74
非同步雙道超大指令字組處理器之指令壓縮設計
... 非同步處理器與一般的處理器不同，它會佔用較大的電路面積，因此不適合複雜 的壓縮機制。因此，本論文針對非同步電路特性，提出一個適合的指令壓縮設計。另 外，為配合特殊的指令設計，本論文亦精簡部分所需電路。此外還針對處理器的一半 ... See full document
51
雙軌的自時管線微處理器實作
... 一非同步 PIC18 於 2006 年發表於國立交通大學。這顆命名為「APIC18」的 微處理器乃基於延遲遲鈍 (delay-insensitive)模型開發設計，可廣泛應用於各種不 穩定的環境，諸如工作電壓、溫度或是製程參數等。但受限於延遲遲鈍模型先天 上的限制，此電路在設計上缺乏彈性、易受制肘，亦間接成為效能提升之瓶頸。 ... See full document
45
非同步雙道超大指令字組處理器之預解碼迴圈緩衝器設計
... 摘 要 現今處理器採用的電路多為同步電路，也就是由時脈驅動的電路。時脈會造 成時脈偏差的問題，非同步電路是一種沒有時脈的電路，所以非同步電路設計可 以避免時脈產生的時脈偏差問題。迴圈緩衝器設計在現今的數位訊號處理器或者 ... See full document
63
應用於無線基頻處理器之低取樣時間同步迴路設計
... 而本論文提出一個有效率，應用於 802.11b\g 802.11a\g 自動增益控制、時間同 步演算法。所提出的方法利用安置在每個封包之前的 preamble，在低訊號雜訊比、 載波頻率偏移、多路徑衰減及路徑損失的通道時可以快速，正確的達到前端訊號處 理的完成。而時間同步演算法不同於一般的做法，可以一倍取樣的方式正常工作。 ... See full document
67
應用於無線多輸入多輸出基頻處理器載波同步之研究
... 由 I 通道和 Q 通道的信號誤差所導致而載波頻率偏移則是由傳送端和接收端的射 頻電路頻率不同步所引起。這兩個問題都會危害到系統中子載波的正交性，尤其 是在系統採用高信號調變模式的時候。在本篇論文中將會提出適應性 IQ 偵測和 相位恢復的演算法來改善多輸入多輸出正交分頻多工系統的效能。從模擬的結果 ... See full document
42
非同步8051處理器之研究與設計
... 微控制器 8051 microcontroller、Balsa 語言、FPGA ） 近來可攜式裝置的使用越來越普遍，因此低耗電的設計成為重要的目標，由於資料驅動的 特性使得非同步電路適用於低耗電設計，我們會提出一個新的非同步 8051 微控制器的解碼 器設計，這是由於 8051 ... See full document
9
低耗電量非同步嵌入式處理器SA8051設計與實作
... 是最流行的微控制器並且可被用在低耗電量的產品中，因此，我們以英特爾 8051 指令集的架構為基礎，設計一個低耗電量的非同步 8051 處理器，稱作 SA8051。 我們使用 Balsa 工具來實作 SA8051，Balsa 是一個以 CSP (Communication Sequential ... See full document
70
非同步8051微控器之解碼器設計
... 近來可攜式裝置的使用越來越普遍，因此低耗電的設計成為重要的目標，由 於資料驅動的特性使得非同步電路適用於低耗電設計，我們會提出一個新的非同 步 8051 微控制器的解碼器設計，這是由於 8051 是最普遍使用的解碼器之一，而 且往往在其應用上低耗電特性是相當重要的。 ... See full document
44
經由混合方法進行管線化快速傅利葉轉換處理器的字元長度最佳化之研究
... New hybrid wordlength optimization method on area reduction for pipelined FFT processors based on statistical and simulation-based error analysis is introduced, which is fast then the pu[r] ... See full document
64
處理器分配暫存器之方法
... 本發明之技術內容及技術特點已揭示如上，然而熟悉本項技術之人士仍可能基於本發明 之教示及揭示而作種種不背離本發明精神之替換及修飾。因此，本發明之保護範圍應不 限於實施例所揭示者，而應包括各種不背離本發明之替換及修飾，並以為以下之申請專 ... See full document
18
管線化非同步PIC18微控制器之實作
... 非同步的電路設計可以很自然的解決同步電路設計的缺點,像是頻率歪斜,耗 電量,..等等的問題.但是目前使用非同步電路設計最大的問題就在於能使用的輔 助設計工具不夠多. PIC18 是由 Microchip 公司所開發出來的一系列 8 位元 RISC 架構的微控制 器.應用於許多嵌入式系統的設計. ... See full document
48
運用非同步電路設計之快速傅立葉轉換處理器
... After analysis of data flow, Butterfly unit, 4-phase dual-rail implementation circuit and solved issue of twiddle factor, the proposed stage architecture is shown in Figure-48. The dat[r] ... See full document
73
非同步雙道超大指令字組處理器之資料路徑設計
... 摘 要 過去數十年來，計算機架構發展快速，然而因為過去技術上的困難，在1940年代開 始計算機架構的設計方式為了避免很多在非同步電路系統中可能衍生的問題而選擇了 有clock的設計方式，因此現今大部分處理器都以同步系統為基礎而持續發展中。 ... See full document
62
非同步處理器模擬器的設計與資料危障問題的研究
... 因，它是用來做非同步架構研究的非同步處理 器的模擬器。此模擬器是根據 SimpleScalar 工 具而製作，這個工具是一個公開的現代處理器 之模擬器，它包含了完整的目標處理器架構的 ... See full document
13
快取分區模式效能改進的方法
... 當越來越多處理器共享一個快取時，會使得處理器之間對於快取資源的競爭更加劇烈， 進而影響個別單一程序的效能。 快取分區方法是一個可以降低程序間互相競爭的方法， ... See full document
42
以Balsa實作之非同步JPEG解碼器
... 4.1 The VLSI and FPGA design flow for asynchronous circuit using Balsa The JPAD core is modeled with Balsa language, and then compiled into a collection of “handshake components” with th[r] ... See full document
65
同步式多重亮度紅外線打光器之校正方法
... 在使用多重亮度打光方式之夜間攝影研究中，是利用多重亮度打光的方式，在相同的環 境下，由不同亮度的影像拍攝結果中，得到更多不同景深處的有效影像資訊。多重亮度打光 方式是在擷取連續的影像時週期性的改變打光器的亮度，使攝影機所擷取到包含了不同的打 光強度的影像，而後再利用影像分析方式，自其中找出最佳的影像，以解決夜間監控常有部 份區域無法取得可用影像的問題。相關的研究論文如 ... See full document
43
數位信號處理器實習課程改進與教材教具之製作
... 不但計算過程極為麻煩、計算本身就容易 出錯，尤其在鍵入這些數字之時，不但費 時費力，而且從來沒有㆒次就正確的；再 如以Bilinear的方法做㆓階以㆖的IIR濾 波器之設計時，不但因為太複雜而容易計 算錯誤，就算計算完全正確，卻也因為遷 就㆟工手算、其複雜度有限的關係，省略 不該被省略的小數字，而造成實際設計出 ... See full document
6
相關主題