介電材料 特性

介電材料在一般情況下為絕緣體，在受到一電場作用下，材料中的原子、分 子或離子，其正負電荷的中心位置會移動並產生電偶極距(Dipole Moment)。材料 所包含的電子、離子或分子會因而產生極化(Polarization)。如果持續將微電子元 件縮小，而傳統的二氧化矽氧化層有以下幾個問題：一﹑直接穿透漏電流的問題；

薄氧化層已不是一個良好絕緣體，漏電流的大小隨厚度減少呈現級數增加。二﹑

通道電子漏失的問題；太大的漏電流使得電子無法在通道中累積，降低元件電流 的驅動力。三﹑載子遷移率下降的問題；氧化層厚度的減少使得垂直於通道的電 場快速增加，導致通道中的載子遷移率下降。以矽為半導體為基底的金氧半電晶 體（MOSFET）為例，尺寸越做越小，已經是現今科技上的趨勢，故在閘極氧化 層厚度越小情況下，必須研究開發新的介電材料來取代原有二氧化矽（SiO2）。 因為高介電常數材料具有較二氧化矽為高的介電常數，在相同的閘極等效氧化層 厚度下，具有較厚的實際物理厚度，可以降低量子直接穿隧(Quantum Direct Tunneling)的發生，並大幅降低閘極介電層的漏電流。[4-9] [4] 李正中,”薄膜光學 與鍍膜技術” pp.1.

二氧化矽（SiO2）

高品質的絕緣層，在半導體元件的應用上，SiO2晶體有多種晶型，其基本結 構單元是四面體，每個Si周圍結合4個O，Si在中心，O在四個頂角；許多這樣的 四面體又通過頂角的O相連接，每個O為兩個四面體所共有，即每個O與2個Si相 結合。實際上，SiO2晶體是由Si和O按1：2的比例所組成的立體網狀結構的晶體，

如圖1-7所示。因此，通常用SiO2來表示二氧化矽的組成。SiO4四面體不僅存在 於SiO2晶體中，而且存在於所有矽酸鹽礦石中。二氧化矽(SiO2)薄膜已經是一種 普遍應用於各個領域的重要膜層，例如在半導體技術方面，SiO2薄膜是最常用來 當作絕緣層的一種材料；在鍍膜工業中，SiO2薄膜也常用來當作金屬或其他材料

7

的表面抗刮與保護層。[11] [11] 維基百科,二氧化矽

圖1-7 二氧化矽（SiO2）結構圖

化學式 SiO2

分子量 60.1 g．mol^-1

密度 2.2

熔點 1650（±75）℃

沸點 2230℃

溶解度 0.012 g/100ml

分子結構 四方晶系

能隙 9eV

表1-1 二氧化矽物理特性

材料 介電常數（K） Eg(eV) Si to Ec(eV)

SiO2 3.9 8.9 3.2

Al2O3 9 8.7 2.3

Ta2O5 26 4.5 1~1.5

La2O3 30 4 2.3

TiO2 80 3.5 1.2

HfO2 25~40 5.7 1.5

ZrO2 25 7.8 1.4

HfSixOy 15~25 ~6 1.5

ZrSixOy 12~25 6.5 1.5

表 1-2 各種高介電薄膜物理特性之比較[9] [9] 陳怡誠,”高界電薄膜介紹 二氧化鈦（TiO2）

鈦為地殼元素中第四大元素，二氧化鈦即為其氧合物之一。二氧化鈦本身即 是一種催化劑，觸媒本身能降低化學反應的能量，而促 使化學反應或加快其反 應速度，但本身卻不因化學反應而產生變化或破壞本體結構。

TiO2 本身為 N 型半導體，在自然界中 TiO2 中以銳鈦礦〔A-type〕、金紅石

〔R-type〕及板鈦礦〔B-type〕，其中最為世上廣泛使用的是 A-type 及 B-type 採單獨使用或以兩者混合來作為工業顏料〔鈦白粉〕，食品添加物（已經美國 FDA 食品檢驗中心認可）、化粧品（UV 吸收劑）。

9

圖 1-8 二氧化鈦（TiO2）結構圖

1.4 鍍膜沈積技術介紹

成長薄膜方式有以下，例如：分子束磊晶(Molecular Beam Epitaxy) 、無線 電頻率濺鍍法(Radio Frequency Sputtering)、反應性電子束蒸鍍(Reactive Electron Beam Evaporation)、脈衝雷射濺鍍(Pulse Laser Deposition)、有機金屬化學氣相沈 積(Metal Organic Chemical Vapor Deposition)等，表 1-4 為目前常用鍍膜技術優劣 比較。電子束（Electron Beam Evaporation）蒸鍍系統可以在常溫下鍍膜，並且可 以以高沈積速率且大面積並可以選擇多樣靶材。本文研究中，則是採用對銦錫氧 化物(ITO)、氧化銦鎵鋅（IGZO）等材料進行蒸鍍，而將薄膜沈積於 p-type Si（100）

晶片上，而研究其薄膜之厚度、層數、反射率、以及退火前後對薄膜光學之影響。

進而完成光偵測器(Photodetector)，探討不同波長的光(100 nm-1550 nm)照下之 I-V 特性、光響應度(Responsivity)，以應用在不同光波段之檢測上。

[18] 鄧 文 浩 ,“ 強 介 電 薄 膜 的 物 理 氣 相 沈 積 技 術 ”, 強 介 電 薄 膜 材 料 技 術 專 題,No.155,1999.

磊晶

(Pulse Laser Deposition) (Ion Sputtering

Deposition)

V V V V

電子束蒸鍍 (Electon Beam

Evaporation)

V V V V

分子束磊晶 (Molecular Beam Epitaxy)

V V V

有機金屬化學 氣相沈積(Metal

Organic Chemical Vapor

Deposition)

V V V V V

表 1-3 薄膜製作技術優劣比較[18]

11 dioxide”,Progress in Solid State Chemistry,32,pp.33-177,2004.

MIS 組成元件為三大部份：金屬（Metal）、絕緣層（Insulation）、半導體

（Semiconductor）。MIS 元件又稱之為 MOS 元件，源自於二氧化矽（SiO²）在以 矽為主的 MIS 元件中，以氧化層扮演絕緣層的角色，故又稱 MOS 元件。絕緣層中 使用不同的界電材料，對於 MIS 元件元件中，會改變其特性結果。而本論文研究 中，半導體基底為 p-type（100）矽晶片，金屬則是以氧化銦錫（ITO），絕緣層 則是使介電材料二氧化矽（SiO²）蒸鍍來當作其絕緣層。MIS 光偵測元件之優點 以及側面之俯視圖。[19] S.M.Sze, “semiconductor devices physics and technology, 2th ed.”,pp468.

圖 2-1 MIS 之結構圖

圖 2-2（a）MIS 正面俯視圖（b）MIS 側面俯視圖

2.2 光偵測工作原理

MIS 相當於 MOS，而當 MIS 施加一偏壓時，等同於在電容上施加偏壓，而理 想電容在施加不同偏壓情況下，則會有三種操作區域：（一）偏壓小於平帶電壓 (flatband voltage)稱之為累積區，（二）偏壓介於平帶電壓與臨界電壓之間 (threshold voltage)稱之為空乏區，（三）偏壓大於臨界電壓稱之為反轉區。

[20-21]

13

費米能階（EF）－本質費米能階（Ei）：qΦF

在了解理想與實際能帶接合情形後，討論 MIS 在閘極偏壓下，由 C-V 圖形所產生累積、空乏、反轉等三個特性區域。

（一） 累積區（accumulation）：偏壓小於平帶電壓(flatband voltage)。當一負電 壓（V＜0）施加於元件平板上時，絕緣層與半導體介面（interface）處 將感應出超量的正載子（電洞），在此情形下，接近半導體表面的能帶 向上彎曲。半導體表面向上彎曲的能帶使得 Ei-Ef的能差變大，進而提昇 電洞的濃度，而在絕緣層與半導體的介面處產生電洞聚集。其中 Qs為半

導體中每單位面積之正電荷量，Qm為金屬中每單位面積之負電荷量。如

圖 2-5 所示。圖 2-6 聚集區下載子分佈。此時 MIS 元件將像一個平行板 電容器，由 C-V 特性曲線我們可了解此時的電容為最大值，且呈現一平 坦飽和狀態。如圖 2-3 所示。

圖 2-5 累積區下能帶圖與電荷分佈

15

圖 2-6 累積區下載子分佈

C

_LF 

C

_HF 

C

_IN, for

V 

_G

V

_FB 式 2-1 VFB：平帶電壓

CLF：低頻電容 CHF：高頻電容 CIN：絕緣層電容

（二） 空乏區（depletion）：偏壓介於平帶電壓與臨界電壓之間(threshold voltage) 稱之為空乏區。當外加一小量正電壓（V＞0）於理想的 MIS 元件時，

靠近半導體表面能帶將向下彎曲，而多數載子（電洞）形成空乏區。如 圖 2-7 所示。半導體中單位面積之空間電荷 Qsc的值為-qNAW，其中 W 為表面空乏區（depletion region）的寬度。圖 2-8 為空乏區下載子分佈。

[22]

圖 2-7 空乏區下能帶圖與電荷分佈

圖 2-8 空乏區下載子分佈

s d IN HF LF

C X C

C







 1

1 , for

V

_FB 

V

_G 

V

_T 式 2-2

Xd：空乏寬度 VT：臨界電壓

（三） 反轉區（inversion）：偏壓大於臨界電壓稱之為反轉區。當外加一更大的

17

正壓時，能帶向下彎曲更嚴重，使得表面的本質能階 Ei 越過費米能階 EF，使得絕緣層與半導體界面處開始吸引超量的載子（電子）。如圖 2-9 所示。EF－Ei>0，因此介面上電子（少數載子）數目大於電洞（多數載 子）時，呈現反轉。且由 C-V 特性曲線可得知電容會隨著電壓的上升而 增加直到等於絕緣層電容，是因為在低頻時少數載子能跟得上頻率的變 化，而在高頻時，少數載子跟不上頻率變化，如圖 2-3 所示。[23]

圖 2-9 反轉區下能帶圖與電荷分佈

圖 2-10 反轉區下載子分佈

IN

LF

C

C

 and

s d IN

HF

X

C C



^max 1

1



 , for

V 

_T

V

_G 式 2-3

Xdmax：空乏最大寬度

 ：介電係數 s

19

且各同向性，介面是平行且可無限延伸。

圖 2-12 基板 ns上鍍上折射率為 n 的薄膜，厚度為 d 示意圖 由於波的形式為

 





nz i nz i

wt

i e e

e

^{ }



^



^

2 ]

[ ²

式 2-4 所以在光行進距離 d 後走了相厚度，以及在 z 方向會有個相位差 δ

 nd

  ² 

式 2-5

設平行於介面之電磁場分別以符號 E 與 H 表示，由於他們在介面上必須是 連續值，因此可得以下關係式：

在介面 b：

淨電場

E

_b 

E

_sb^ 

E

₁^_b 

E

₁^_b 式 2-6 淨磁場

H

_b 

H

_sb^ 

H

₁^_b 

H

₁^_a 式 2-7 或 ₀

E

_a ₀

E

₀^_a₀

E

₀^_a 

E

₁^_a

E

₁^_a

在介面 a：

21

反射率為

23

第三章 實驗儀器與架構

3.1 電子束蒸鍍系統

電子式蒸鍍機的基本構造是先將真空蒸鍍室抽到真空，對欲鍍物以電子槍

加熱轟擊，使之氣化分解進而擴散到達機材，到達薄膜沈積的目的。本論文 ITO 與 IGZO 被採用在金屬薄膜製程，用加熱的方式用來沉積 ITO 與 IGZO 金屬薄膜 的方式也被廣泛的使用。電子束蒸鍍系統的開發就是為了要沉積高純度的薄膜。

其工作的原理是先利用電流加熱燈絲，而處於高熱的燈絲容易游離出電子，進而 燈絲尖端放電，高直流電壓下產生電子束，由於電子帶有電荷，所以可以施以電 場加速，亦即施以 V 電位差，則電子束所擁有的動能 1/2mev²=eV，me為電子質 量，v 為電子之速度，一般 V 為 5kV 到 15kV，設 V 為 10kV，則電子速度可高 達 6×10⁴km/sec，如此高速電子撞擊在膜材料上將轉換成熱能，溫度可高達數千 度。而把膜材料蒸發成氣體蒸鍍到樣品上。[28]

電子束蒸鍍技術之特點：

優點：

(1) 容易控制蒸鍍速率：在蒸鍍金屬厚度的控制上，電子束蒸鍍技術採用石英震 盪片（crystal）來偵測蒸鍍速率以及膜厚，其原理是在 Crystal 地方加上一 組 5MHz 的電源,其由膜厚機所提供，當下電極的部位沉積一些金屬層之 後,由於壓電效應的原故，造成輸出信號的改變，利用其變化量去折算目 前的鍍率及膜厚。可利用電子槍的燈絲尖端放電，電流控制金屬的蒸鍍速 率，當蒸鍍速率降低時，即可得到較緻密的膜。

(2) 膜品質較高：因電子束直接加熱在膜材料尚且一般裝膜材料坩堝之鎗座都有 水冷卻，因此比起熱電阻加熱法污染較少，膜品質較高。

(3) 可蒸鍍靶材樣品多：由於電子束可加速到很高能量，一些膜性良好的氧化膜 在熱電阻加熱法中不能蒸鍍的，在此皆可。

(4) 多層膜的蒸鍍：在真空腔體底部有放置轉盤，可在坩鍋中放置不同靶材，在 腔體不破真空且不使靶材氧化的前提下，可以作多層膜的蒸鍍。

(5) 鍍膜厚度分佈的均勻性且高精度量產的規模：電子束蒸鍍技術的靶材蒸發方 式，屬於點放射狀蒸鍍，若擴大電子束之掃描範圍，亦即增加蒸發源面積，

(5) 鍍膜厚度分佈的均勻性且高精度量產的規模：電子束蒸鍍技術的靶材蒸發方 式，屬於點放射狀蒸鍍，若擴大電子束之掃描範圍，亦即增加蒸發源面積，

在文檔中 IGZO 與 ITO MIS 元件光響應特性研究 (頁 15-0)