傳輸模型

電子的分佈可分成局部狀態（Localized States）和非局部狀態（Delocalized

Multiple Trapping and Release Model（MTR）[36]：

在MTR模型中假設有一條窄小的非局部之能帶，而此能帶的產生是跟高密度 的局部能階有相關連，其功用就像是陷阱捕捉(Traps)。當傳輸過程經過非局部能 階時，電荷載子會跟局部能階互相影響藉由捕捉和熱釋放的方式。通常我們會有 以下的假設：第一，當載子傳達到一個缺陷時會有機率接近為1的機會被捕捉住，

第二，捕捉住的載子釋放是由一個熱活化的過程(Thermally Activated Process)所控 制。而所造成的漂移率(Drift Mobility，µD)會跟非局部能階的載子移動率(µ0)有 關，可以表示成方程式2-2：

⎟⎠

⎜ ⎞

⎝⎛−

= kT

E_T

D µ₀αexp

µ (2-2)

ET為缺陷能階，如果發生在單一個缺陷能階，ET缺陷能階和非局部化能帶的邊緣 距離有關，而α是在非局化邊緣有效之狀態密度和缺陷濃度的比率。MTR模型目 前最常被使用來計算在非晶矽裡面的電荷傳導。

2.3 五環素(Pentacene)材料之簡介：

在小分子有機材料裡面最受重視的半導體材料五環素(pentacene)，其分子結 構如圖2.2所示，在1961年Campbell和coworkers確定了pentacene的結構[37]。

pentacene基本上是一種p型有機半導體材料，化學式為C22H14，密度1.2g/cm³，分 子量為278.35，一個cell的體積大概是705 Å ³，介電常數是4[38]，電子親和力大概 是2.49eV，熔點大約在300℃左右[39]，外觀為深藍色的粉末，必須保存在封閉乾 燥陰暗的空間下，避免受水氣、氧氣以及光的影響與破壞。

圖2.2 Pentacene的化學結構圖，由五個苯環所組成，又稱五環素。

以X光繞射圖來分析pentacene於基板上的結晶情況，Pentacene具有兩種相 (phase)，第一種稱為thin film phase，第二種為bulk phase或是single crystal phase，

如圖2.3所示。

圖 2.3 pentacene之 X-ray相關繞射峰。[40]

Pentacene具有兩種排列方式，第一種稱為thin film phase，第一根繞射峰位 於5.83°，之後每隔5.83°就會有peak，分別位於5.83°、11.7°、17.6°等，定義為(001)’、

(002)’、(003)’；第二種稱為bulk phase或是single crystal phase，第一根peak位於6.2

°，之後每隔6.2°就會有peak，分別位於6.2°、12.4°、18.6°等，定義為(001)、(002)、

(003)。藉由公式的計算，可以知道在thin film phase中層與層的間距(d-spacing)為 14.5 Å，而bulk phase的d-spacing為15.4 Å，由計算結果可知thin film phase的 pentacene傾向於垂直基板表面排列，而bulk phase相較之下則較為傾斜。除此之外 還有另外兩種比較不常見的排列方式，層與層的間距為14.1 Å 和15.0 Å，排列方 式主要是由基板的條件決定。[41、42]

2.4 有機薄膜電晶體的載子移動率：

在有機材料中載子是處於局部化的狀態，電子與電洞不能夠自由移動，所以 有機薄膜電晶體的載子遷移率並不高，這也限制了它的應用。近幾年由於學者盡 力的研究與討論，累積出來的經驗與製作技術不斷的改進，有機材料的載子移動 率已經有相當大的改進，如圖2.4所示。

圖2.4 從1984年至今的OTFT mobility進展趨勢[43]

由圖2.4可以觀察到有機材料的載子遷移率在近幾年來有快速成長的趨勢，利 用pentacene這個有機材料當作半導體層所做出來的元件載子遷移率已經可以跟 非晶矽相提並論，未來隨著製程技術的進步，學者預測在2008年後，其載子移動 率可以和多晶矽達到同一等級，相對的這也提高了有機薄膜電晶體的應用層面。

2.5 有機薄膜電晶體的操作模式：

2.5.1 MOSFET (金氧半場效電晶體)：

P型半導體金氧半導體(metal-oxide-semiconcuctor)電晶體的能帶示意圖，如圖 2.5所示[43]。在閘極(Gate)外加足夠大的正偏壓時，P型半導體在與絕緣層介面處 形成反轉層(inversion layer)即為N型的通道，此時電晶體開啟，當閘極不施加電壓 或施加一負偏壓時，在介面處則是形成空乏區呈現關閉狀態。

圖2.5 金氧半接面能階隨閘極電壓的變化[36]

2.5.2 有機電晶體：

不同於矽電晶體的操作模式，有機電晶體是利用有機半導體中多數載子，在 絕緣層介面處形成累積層(accumulation layer)，以利於載子的傳輸。若我們選用 pentacene作為有機半導體層，則介面處是累積一層以正電荷為主要的通道。圖2.6 顯示以電洞為傳輸載子的有機電晶體元件在各種操作電壓下的電荷分佈，當VD、 VG、VS均不加偏壓時圖2.6(a)並未有載子累積現象，而圖2.6(b)中當VG外加正偏壓 時半導體/介電層介面處形成空乏區。

圖2.6 有機場效電晶體操作機制示意圖[44]

圖2.6(c)中VG外加負偏壓使半導體/介電層之間有電洞累積形成累積層，此時 若VD外加負偏壓則載子便由源極注入半導體流至汲極，當VD小於VG的時候，電 晶體操作在線性區，此時由於累積電荷的累積形式好比一方塊形電阻，故元件電 流-電壓關係符合歐姆定律。圖2.6(d)當中的VD負偏壓逐漸增強，汲極端的累積電 荷量變少，電壓與電流之間不再是線性關係，直至VD的負偏壓加至大於VG時，

汲極區便形成如圖2.6(e)所示的空乏區，電流則不再隨VD的增加而變大，即為進 入飽和區。

2.6 各項重要參數：

飽和區

2.6.2 臨限電壓(Threshold voltage,V_T)：

2.6.3 電流開關比(on-off ratio, I_on/ I_off)比：

在累積模式中，有高濃度的載子累積在元件通道，比較小的通道電阻，因而 有最大的電流稱之為”on state”；而在空乏模式中，通道附近的載子被排開形成空 乏區，造成較大的通道電阻，因而有最小的電流稱之為”off state”，而最大電流和 最小電流比我們稱之為on / off ratio。由圖2.7可看出on-off ratio的定義，on-off ratio 值越大代表對比愈明顯，當有較小的漏電流(Ioff)時，也可獲得較大的on-off ratio，

所以此值是有機薄膜電晶體可不可以應用於電子產品的一項重要依據。

2.6.4 次臨界擺幅（Subthreshold swing (s.s.)）：

次臨界擺幅的定義為在形成通道時，元件啟動(turn on)的速度，值可由下式得到：

2.6.6 平帶電壓(V_FB)[46]：

載子受到絕緣層內部捕捉住的電子吸引，而開始填補捕捉陷阱的電壓值，從圖2.8 可以看到VFB的定義。有文獻定義Vg>VFB稱為空乏區(depletion mode)，而Vg<VFB稱 為累積區(accumulation mode)。[47]

V

_to

V

_FB

Ca pa ci ta nc e (F)

V

_g

(V)

圖 2.8 C-V 示意圖

第三章 實驗架構

3.1 實驗流程：

3.1.1 基板

在這篇論文當中所使用的基板包含兩部分

第一部分：經重摻雜的矽(Si⁺)晶圓。經摻雜後變成了高導電度材料，將它 使用為元件中的閘極。

第二部份：經熱成長在晶圓上的氮化矽(SiNx)，主要的作用是當作無機絕 緣層，阻絕漏電流的產生。

3.1.2 基板清洗：

步驟 1、用清潔劑搓洗基板 步驟 2、用去離子水清洗乾淨 步驟 3、重複上述步驟 1 和步驟 2

步驟 4、將基板整齊排列在鐵氟龍holder上，將holder放入裝有丙酮溶 劑的燒杯中，然後將燒杯置入超音波震盪器震盪 20 分鐘，這步 驟是為了去除黏附在基板的水與有機物。

acetone isopropanol

(a) (b)

圖 3.1 (a)步驟 4 和(b)步驟 5 的示意圖

步驟 5、將holder取出，將燒杯內溶劑換成isopropanol(IPA)，放置在超音 波震盪器震盪 20 分鐘，此步驟是為了去除丙酮。

步驟 6、用氮氣槍將基板吹乾，放置在乾淨的玻璃培養皿中。

步驟 7、將玻璃培養皿放入溫度為 100℃的烤箱，直到使用前，以確保基 板的乾淨度。

3.1.3表面處理：

材料1：poly-4-vinylphenol (PVP)

濃度：1wt％、0.4wt%、0.1wt%

溶劑：propylene glycol monomethyl ether acetate (PGMEA) Cross-linker：poly(melamine-co-formaldehyde) methlated(4wt％) 將溶液弄在基板上的方法：旋轉塗佈(spin-coating)

烤的溫度:120℃，5分鐘；200℃，20分鐘 厚度：20nm、13nm、2~3nm

材料2：1,1,1,3,3,3- hexamethyldisilazane (HMDS)

置入HMDS烤箱中，將程式按開啟即可。程式步驟是先抽真空灌氮 氣三次，之後抽到高真空的狀態，噴灑HMDS蒸氣，接著烤150℃，

然後抽真空，灌氮氣破真空，HMDS成功吸附在基板上。

材料3：poly-methyl-meth-acrylate (PMMA) 濃度：1wt%、0.1wt%

溶劑：Toluene(甲苯)

將溶液弄在基板上的方法：旋轉塗佈(spin-coating) 烤的溫度：100℃，30分鐘。

厚度：70nm、7.2nm

上述 3 種材料PVP、HMDS、PMMA以及未經過修飾的SiNx剛好形成 4 種表面特 性，藉此來探討有無修飾層對於元件的影響。修飾層的厚度都是藉由原子力顯微 鏡(Atomic Force Microscope，AFM)所量測得到之數據。

3.1.4 主動層及電極的蒸鍍

選用的機台：ULVAC thermal evaporator 主動層材料：99.9% Fluck pentacene

鍍率：0.5Å /sec (由 quartz oscillator 測得) 真空度：2.5 × 10^-6torr

基板溫度：25℃(由機台內部的 Al-Cr thermocouple 量測) 厚度：60nm

蒸鍍源：將 pentacene 放入特製 BN 坩鍋中 電極材料：金(Au)

鍍率：2~3Å /sec (由 quartz oscillator 測得) 真空度：3 × 10^-6torr

基板溫度：25℃(由機台內部的 Al-Cr thermocouple 量測) 厚度：40nm

蒸鍍源：將金置於鎢舟上

選金作為電極的理由是金的功函數(5eV)和 pentacene 的 HOMO(5.1eV)比較匹配，

蒸鍍主動層和電極是用不同的mask 來定義圖案，通道寬度(channel width，W)是 2mm，而通道長度(channel lengths，L)分別是 75、100、130 和 160um。然而在蒸 鍍過程中，mask 和基板的貼合緊密度造成 Shadow effect 程度大小不ㄧ，將會改 變通道寬度和長度，故在元件製作後可用光學顯微鏡(Optical Microscope，OM) 量測正確的通道長度和寬度。

3.1.5 元件流程

(c) 當的mask 定義出 pentacene 的區域

/sec 之前都可用遮版來阻擋，等到鍍率穩定後開遮版，以鍍率 0.5 Å /sec 蒸鍍到厚 度為60nm。

蒸鍍主動層結束後冷卻 10 分鐘後破真空取出元件，將元件貼在電極的 mask 上，將金錠放置在鎢舟上，控制在鎢舟兩端電極的電壓來控制蒸鍍速率，鍍率控 制在2~3 Å /sec 蒸鍍到厚度為 40nm。

3.2 實驗儀器：

中文名稱 (英文名稱)

廠牌型號 用途

真空烘箱(Vacuum Oven) Yield Engineering

Systems, YES - 5 蒸鍍HMDS

旋轉塗佈機(Spin coater) Chemat Technology,

KW-4A 修飾層之旋轉塗佈

熱蒸鍍機

(Thermal coater) ULVAC, CRTM-6000 蒸鍍pentacene、金和 鋁

電流-電壓量測機台

(I-V parameter analyzer) Keithley 4200 量測元件基本電性 原子力顯微鏡 (Contact angle)

Kruss Universal

Surface Tester, GH100

量 測 薄 膜 表 面 的 接 觸角與表面能

電容-電壓量測機台 HP4284A 量 測 元 件 電 容 值 和 電容電壓特性曲線

3.3 原子力顯微鏡操作步驟及原理：

一、雷射光束對位：

旋轉雷射模組(圖 3.3)上方的兩顆旋鈕，改變雷射光源的位置，使雷射光點照 射於懸臂頂點（如圖3.4 中橢圓紅色光點的位置）。此動作會直接影響 SUM 值，

當光點落在懸臂頂點時，理論上應有最大的SUM 值。Tapping mode 的 SUM 值只 須大於2 即可。

圖 3.3 原子力顯微鏡的雷射模組

圖 3.4 雷射光點位置示意圖

二、樣品放置、防震系統、載台移動：

1、樣品放置：可用雙面膠黏樣品，或貼兩條膠帶於樣品兩側。

2、防震系統：開氮氣使載台浮起，避免外界震動而使儀器共振，影響 AFM 量測精確。

3、載台移動：（surface focusing）

將雷射光點對到樣品上欲量測的位置，注意移動時樣品的高度，不能 撞到鏡頭。接著將鏡頭降落（注意移動滾輪時只能用掌心動）。

三、光學顯微鏡對位：（tip focusing）

首先把針對清楚，接著將十字的中心對到針的前端中央。（此舉為將 CCD 所 看到的位置調到針所掃的位置，使得CCD 看到的跟掃的位置是相同的。）

四、樣品表面或探針反射影像對位：（surface focusing）

五、震動頻率校正：

按 Auto tune 白色曲線為震動頻率曲線，黃色曲線表示相位，中間值表示共 振頻率。

六、下針前的參數還原：

scan size 1um aspec ratio 1:1 x offset 0 nm y offset 0 nm scan angle 0 scan rate 1 Hz

samples/line 256 Lines 256

Integral gain 0.6 Proportional gain 0.6 Scan size 最大不要超過 30um。

在文檔中 介面修飾對有機薄膜電晶體元件特性之影響 (頁 28-0)