第三章 製程 ( process )
3.2 元件製作步驟
3.2.1 元件第一道步驟
1. 首先於 p-type(1,0,0)矽基板上利用溼式氧化製程製作厚度約為 200 nm 之 SiO2 作為隔離元件之絕緣層，接著通入 SiH4 與 PH3 氣 體進行成長200 nm 之 poly silicon，同時將以 in-situ 之方式掺雜 phosphorous( n+)，掺雜磷離子之濃度為 1x1019cm-3，並且量測出 poly 之片電阻(sheet resistance)為 300 Ω/□。
2. 接著沉積 SiNx 為第一層之 barrier 作為元件之穿透接面層，厚度 為30 Å，接著再沉積 30 Å 之 poly silicon 為元件之量子點 island layer，然後再沉積 SiNx 為第二層之 barrier，其厚度為 30 Å，接 著沉積30 Å 之 poly silicon 為第二層 island layer，接著沉積 30 Å 厚度的SiNx 為第三層 barrier，接著沉積 30 Å 之 poly silicon 為
barrier。
3. 另外於使用 Ellisometer 量測 Nanopillar 中之 silicon nitride 以及 poly silicon 的厚度，得到一個合理之 range 1.5 nm ~ 4.5 nm 厚度。
而沉積Nitride 3 nm（30 Å）之時間約為 36 sec，沉積 poly 3 nm
（30 Å）之時間約為 27 sec。
4. 接著進行第一道光罩圖案轉移，E-beam 劑量為 11 μC/cm2 ，使 用負光阻。
5. 然後以耦合式電漿(TCP)對 poly silicon（2000 Å）作離子反應，而 未蝕刻之部分為Source 端。
3.2.2 元件第二道步驟
1. 作第二道步驟之前先加一道 dry-oxidation 製程，使已完成之 Source 端經側邊氧化後再縮減，之後再使用橢圓測厚儀做厚度量 測，目標氧化厚度為15 Å。
2. 接著沉積 TEOS 厚度 200 nm，並且將 TEOS 重疊至多層結構之 上，主要目的為使多層主元件結構與 TEOS 間無縫隙外，另外作 為墊高下一個電極之poly，以避免連接至 Drain 端之 poly。
3. 再來進行第二道光罩之圖案轉移，E-beam 劑量 11 μC/cm2 ，使 用負光阻。
4. 蝕刻部份，以氟離子電漿對 SiO2 作反應，並將反應後之揮發性 氣體帶走。當蝕刻完後先不去除光阻，讓光阻當做保護層。
5. 之後還要利用化學蝕刻之方式浸泡 50:1 HF 約一分鐘，以濕式蝕 刻之方式將TEOS 側向蝕刻掉，即為去除多層結構上多餘之 TEOS，蝕刻完後再去除光阻，而留下來之多層結構即為主動區。
3.2.3 元件第三道步驟
1. 在此再增加一道 dry-oxidation 製程，避免 Source 端之 poly silicon 與下一個電極之Poly silicon 產生接觸。
2. 沉積 poly silicon 200 nm 為 Drain 電極，接著定義第三道光罩，
劑量設為 11 μC/cm2，使用負光阻，然後以耦合式電漿蝕刻多晶 矽（2000 Å），蝕刻完後 Drain 端以及真正元件之作用區即被定 義出來。
3.2.4 元件第四道步驟
1. 以 dry-oxidation 之方式用以縮小量子點與成長閘極氧化層，其閘 極氧化層厚度為9 nm。
2. 定義第四道光罩，劑量設為 11 μC/cm2，使用正光阻，蝕刻部份 由氟離子電漿對 SiO2 進行反應性離子蝕刻(RIE)，定義出 Drain 與Source 電極之 contact hole，面積為 50 μm x 50 μm。
3.2.5 元件第五道步驟
1. 使用 PVD 濺鍍之方式填入鋁矽銅合金 300 nm，其中金屬層為鋁 : 銅 : 矽 = 1％ : 0.5％ : 98.5%之合金，最後作第五道光罩圖形轉 移，劑量設為 11 μC/cm2，使用負光阻，閘極與 Drain、Source 連 接端內部元件結構。
2. 由金屬蝕刻系統(ILD)製作出元件外部結構，並且為了增加 metal 與silicon 之歐姆接觸(Ohm Contact)，因此增加了一道合金化製程 (alloy)，時間 30 分鐘，溫度 400ºC。
圖 3-2-5(a) 為元件連接至外部電極之連接線圖
3. 由圖 3-2-5(b)元件俯視圖之閘極電極來看，形成暗灰色之情況 只是因為呈現金屬色澤的不一樣，並不會影響電性量測結果，實 驗中利用無塵室OM 拍攝 依然呈現白色透明之 Al 合金顏色。
圖3-2-5(b) 元件完整俯視圖