元件設計與模擬

3-1. 電制吸收光調變器的基本原理 3-1-1. 背景

在實驗中，「調制」是一個相當普遍的機制，利用光或電來作為調變的來源，於是有電制吸收式高速光調變器(EAM)與 Mach-Zehnder 光調變器 (Optical Modulators) 兩種調變機制。EAM 是一個 p-i-n 二極體的結構，主要是利用量子侷限史塔克效應(QCSE)，當對元件加一反向偏壓能帶會產生變化，而進行調制。我們亦可利用光電流頻譜圖，來測定元件內部吸收光譜的變化。

3-1-2. 載子躍遷

半導體照光後，光子的能量被半導體中的電子所吸收，並使得電子由價帶被激發至導電帶，電子的躍遷必須遵守能量守恆 (Conservation of energy)定律，除了能量守恆之外亦要遵守動量守恆 (Conservation of momentum)定律，因此只有光子的能量大於能隙的能量時，才有吸收光子的現象以產生電子電洞對，當光子能量 h? 等於能隙能量 E_g時，如 3-1(a)圖所示。當 h? 大於 E_g時，多餘的能量會以熱的方式由聲子(Phonon)散逸掉，如 3-1(a)圖所示。當 h? 小於 Eg時，

只有能隙中間出現物理缺陷或雜質時造成其它能態時，光子才會被吸收，如 3-1(c)圖所示。(a)和(b)兩種轉換過程稱為本質躍遷 (intrinsic transitions) ，(c)轉換稱為外質躍遷 (extrinsic transition) [5]。

圖 3-1 載子躍遷之三種機制 (a) h? > Eg (b) h? = E_g (c) h? < E_g

3-1-3. 量子侷限史塔克效應 (QCSE)

電制吸收式調變器 (Electroabsorption Modulators) 主要便是利用量子侷限史塔克效應的機制，來加以選擇其對應之吸收波長。半導體量子井的能帶圖形會隨著外加電場的增加而相對的傾斜，就如圖 3-2 所示，當外加電場增大時，其導電帶波函數與價電帶波函數也會相對外加電場強度而錯開，因而減少電子、電洞對的吸收與再結合之機率，

能隙 E_g亦會隨之變小，而史塔克效應其隨外加偏壓增大而波長往長波長方向移動，此一般又稱之為『紅移』（red shift）現象，其能量變化量如式(3-1)[2]所示：

) (

m

e

F

L

⁴

E ∝ ⋅ ⋅ ⋅

∆

(3-1) 式子(3-1)中，

m 為有效質量、e 為電子電量、F 為外加電場、L 為量

^* 子井寬度。

h

圖 3-2 （a）未受外加電場的能帶圖形與波函數分佈（b）未受外加電場的能帶圖形與波函數分佈

3-2. 微帶線

在 1965 年前，微波設備不外是利用同軸，波導或平行板的方式，

近幾年來才有微波積體電路的探討。傳輸線有相當多種形式，如圖 3-3 所示，其中 3-3（d）的形式稱為微帶線。現在將此種傳輸線個別做詳細說明與分析。

我們的高頻電路主要便是利用微帶線原理做一系列的設計與模擬分析，圖 3-4[3]為較詳細之微帶線示意圖，微帶線亦稱為開路帶線 (Open-strip line)，圖 3-4(a)中基板厚度為 h，基板介電常數為

_ε

_r，上端電極厚度為 t、寬度為 w，圖 3-4(b)為微帶線電磁場線分佈圖。

F=0 F

圖 3-3 各種傳輸線的形式

圖 3-4(a)微帶線示意圖 (b)電磁場線分佈圖

微帶線中存在射散損耗的問題，尤其在不連續面或彎角處，然而若是使用薄且高介電值材料便可以降低射散損耗，微帶線的數值分析

相當複雜，於是可以使用保角轉換 (conformal transformations) 法取

有效介電常數：耗性傳輸線時衰減常數 (attenuation constant) a 不再為零，衰減常數與相位常數表示式如下所示，

π

傳輸線之複數傳播常數 (complex propagation constant)

ε β

由式子(3-14)便能繪出特性阻抗與頻率關係圖。

3-2. 電路設計與模擬結果

我們的元件設計主要包含接線墊板 (pad)、調變器脊狀波導、接線墊板與調變器波導之間電信號傳輸線路 (feeder line) 、輸入訊號源和 50O 終端電阻，模擬乃是使用張道源老師所撰寫的一套完整之程式，亦可使用數值分析軟體計算。傳輸線的特性阻抗可由前節的公式計算出，至於調變器脊狀波導之特性阻抗計算方法特殊，也由張道源老師一併撰寫入模擬程式中。在新的設計中我們保留 2µm 寬度的脊狀波導和 78O 的傳輸線，並設計一個 0.9µm 或 0.8µm 寬度的脊狀波導來做比較，對於 feeder line 部分，2µm 寬度的脊狀波導保留原有設計，如圖 3-5，對於 0.9µm 或 0.8µm 寬度的波導，因其特性阻抗相差甚遠，所以必須重新設計。

圖 3-5 2µm 脊狀波導和 78O 傳輸線的俯視圖

在表 3-1 中我們可知道對於不同的寬度的脊狀波導會有不同的特性阻抗。我們若以訊號源和 50O 終端電阻及接線墊板（pad）、脊狀波導間阻抗匹配為考量，當我們提高波導的特性阻抗至將近 50O 時會有較好的頻率響應結果，圖 3-6 是比較不同寬度脊狀波導的頻率響應圖，虛線是舊有 2µm 寬度脊狀波導配合 78O 傳輸線的頻率響應，

實線是 0.9µm 寬度脊狀波導配合 50O 傳輸線的頻率響應，我們可知道在新的設計中會有較好的頻寬。但是當波導的寬度縮小時，元件和光纖之間的耦合效率也會變差，同時當寬度小於 0.8µm 以下，對於操作在光波長 1.55µm 會有基模無法被侷限在波導中的問題。我們以本實驗室磊晶組同學成長晶片 EAM15QWC 為例，利用 FIMMWAVE 模擬軟體，模擬光在此結構的光場分佈，在此要特別感謝馮瑞陽學長的幫忙。表一為 EAM15QWC 的結構表，其中每一層的折射率（n），

是參照 M. J. Mondary, D. I. Babic, 等人在 1992 年所發表的論文[6]所求得。

表 3-1 不同寬度脊狀波導的特性阻抗

Width of the ridge waveguide Characteristic impedance of the ridge waveguide

2 µm 24.58 O

1 µm 36 O

0.9 µm 37.9 O 0.8 µm 40.55O

1 10 100

normalized V-L integral

Frequence(GHz) 傳輸線長度頻率響應、反射係數以及 Impulse response 的模擬。

圖 3-7 2µm 脊狀波導的光場模態

圖 3-8 0.9µm 脊狀波導光場的模態

圖 3-9a 高 1.79µm，寬 0.8µm 的脊狀波導光場模態

圖 3-9b 高 2.2µm，寬 0.8µm 的脊狀波導光場模態

表 3-2 EAM15QWC 磊晶層明細表

Structure name : EAM15QWC

磊晶層配置組成 doping 厚度(A) n

p-contact layer In0.532Ga(1)0.468As Be:8E18 600 3.479 p-contact grading step In0.528Ga(2)0.245Al(2)0.228As Be:5E18 300 3.3494 p-upper cladding layer 3 In_0.523Al(1)_0.477As Be:3E18 15000 3.2005 p-upper cladding layer 2 In0.523Al(1)0.477As Be:2E18 1000 3.2005 p-upper cladding layer 1 In0.523Al(1)0.477As Be:1E18 1000 3.2005 P-layer

p-region SCH/etch-stop In0.528Ga(2)0.245Al(2)0.228As Be:1E18 300 3.3494 i-region SCH In0.528Ga(2)0.245Al(2)0.228As 300 3.3494

Balanced strain grading steps

for conduction band

In0.421Ga(2)0.195Al(1)0.384As Si 43 3.2912 Lower cladding In0.523Al(1)0.477As Si 900 3.2005 In0.421Ga(2)0.195Al(1)0.384As Si 43 3.2912

Balanced strain grading

steps

for conduction band

In0.699Al(2)0.301As Si 26 3.2005 N-layer

T(2sec)+10 In0.528Ga(2)0.245Al(2)0.228As Si：2E18 200 3.3494

substrate InP S 3.166

表 3-3 SQW80d 磊晶曾明細表 Structure name : SQW-8od

磊晶層配置組成 doping 厚度(A) n

In0.445Ga0.392Al0.163

As 9 3.42219

第一種的電路設計，如圖 3-10 所示，輸入的傳輸線長度為 0.276mm，輸出長度 0.584 mm，傳輸線接於脊狀波導的兩端，其特性阻抗為 50O，接線墊板（pad）的特性阻抗為 9.9O，脊狀波導因其為半導體 p-i-n 構造的調變器，寬度為 0.9µm，所以特性阻抗為 37.9O，

經模擬後結果如圖 3-11，其 3-dB 處的頻寬可達 45GHz。圖 3-12 是模擬 Impulse response 的結果，這個設計雖然有較寬頻的結果，但其 Impulse response 的結果並不好，所以我們做了另一種設計。

第二種設計，如圖 3-13 所示，傳輸線的輸入長度為 1.216mm，

輸出長度 0.276 mm，其所得的頻率響應模擬結果如圖 3-14 所示，頻寬降至 37GHz，但其 Impulse response 的模擬結果是較好的，如圖 3-15 所示。

圖 3-10 Type1 傳輸線結構

10 100

normalized V-L integral

frequence (GHz)

Impulse response

圖 3-12 Type1 傳輸線輸出光的 Impulse Response

圖 3-13 Type2 傳輸線結構

10 100

0.0 0.2 0.4 0.6 0.8 1.0

37GHz

normalized V-L integral

frequence (GHz)

response VRC

10 100

圖 3-14 Type2 傳輸線光調變的頻率響應

0 20 40 -0.2

0.0 0.2 0.4 0.6 0.8 1.0 1.2

a.u.

t (ps)

Impulse response

圖 3-15 Type2 傳輸線輸出光的 Impulse Reponse

第四章元件製程

Define two goove using E-Beam Lithography

InP

Epi-Layer

SiO

PMMA PMMA

Define two goove using E-Beam Lithography

InP

Epi-Layer

Etching SiO

SiO

PMMA PMMA

InP

Epi-Layer

Etching SiO

SiO

PMMA

Remove PMMA and dry etching

InP

SiO

PMMA PMMA

Remove PMMA and dry etching

2.用 photolithography 定義 2µm 的脊狀波導

Etching

InP

SiO

4.蝕刻出特殊斜坡

Etching

Ground pad

InP substrate

Ground pad Ground pad

InP substrate

Ground pad

Remove PR InP substrate Remove PR

InP substrate InP substrate

5.鍍上接地電極

Evaporate Au InP substrate

Lift-off Lift-off

6.塗佈高分子材料做平坦化

Polyimide Polyimide

7.利用反應式離子蝕刻露出脊狀波導和接地電板

8.鍍上訊號電極

Electrode

Ground Pad Electrode Ground Pad

Ground Pad Ground Pad

4-2. 光調制器之製程步驟與實驗結果

一、鍍上氮化矽

這裡要感謝中華電信研究所幫我們在晶片上成長 5000? Si

³

4

二、用 E-Beam Lithography 定義 0.9μm 間距

A. 製程步驟 (1)清洗晶片 (2)塗佈光阻

a.利用旋轉塗佈機舖上 PMMA 轉速：4000 轉 60 秒光阻厚度：~1.2µm

b.放在 160℃hotplate上軟烤 60 分鐘 (3)定義光阻圖案

a.放入 SEM 的 specimen chamber 中，將真空抽至 2×e-6 Torr b.將加速電壓升至 30Kev

c.設定參數

d. Run file process

e.顯影液比例：MIBK：IPA=1:3 顯影時間：65 秒

f.光學顯微鏡檢查 g.硬烤：

放入 90℃烤箱中硬烤二十分鐘 (4)反應式離子蝕刻，定義 Si

3

4

的圖案

反應條件：

CH₄: 20 sccm Power: 100 瓦

蝕刻時間： 4 分鐘 a.去除 PMMA

ACE 震洗 5 分鐘

B. 實驗結果

這裡我們已成功利用電子束微影術，定義出兩條長度 450µm，

寬度 5µm 的溝槽，其間距為 0.8µm，並用 RIE 蝕刻 Si

³

⁴

，如圖 4-1 為蝕刻完後的圖案。

SiO ² InP SiO ²

InP

圖 4-1 0.8µm 乾蝕刻用遮罩

三、用電感耦合式反應式離子蝕刻（ICP RIE）蝕刻出 2µm 和 0.9µm 的脊狀波導

A. 製程步驟

(1) 清洗晶片 (2) 塗佈光阻

a.塗舖第一層光阻，利用旋轉塗佈機舖上 S-1813 光阻轉速：4000 轉 30 秒

b.放入 90℃烤箱中軟烤 10 分鐘

（3）第一層光阻曝光 a.曝光時間：15 秒

b.將曝光後之晶片泡在松節油 (Turpentine) 中 10 分鐘 c.將晶片泡在去離子水中 2 分鐘

d.以高壓空氣將晶片吹乾 e.放入 90℃烤箱中軟烤 5 分鐘

(4) 塗佈第二層光阻

a.利用旋轉塗佈機舖上 S1813 光阻轉速：4000 轉 30 秒

光阻總厚度：~2.2µm

b.放入 90℃烤箱中軟烤 10 分鐘

(5)定義光阻圖案

a.曝光時間：30 秒

b.顯影液比例：AZ Developer：H₂O = 1：2 c.顯影時間：50 秒

(6)反應式離子蝕刻，定義二氧化矽的圖案 a.蝕刻反應條件：100 瓦 17 分鐘 b.去除光阻

ACE 震洗 5 分鐘 (7)脊狀波導的蝕刻

a.利用電感式電漿耦合反應式離子蝕刻（ICP RIE）

蝕刻條件：

CH₄：H2：Ar＝10：85：6 RIE power: 230 瓦

ICP power: 500 瓦蝕刻時間：60 分鐘蝕刻深度：2.6µm b.利用濕式蝕刻，蝕刻至 n 層

蝕刻條件：

溶液： H₃PO₄: H₂O₂:H₂O=1:2:17 蝕刻時間：3 分鐘

蝕刻深度：3.5 µm c.利用 RIE 將 Si3N4去除

蝕刻條件：

Gas: CF4

Power: 100 瓦蝕刻時間：5 分鐘

B. 實驗結果

做此項實驗，同時使用 SQW88c、SQW80d、EAM15QWC 等三

所成長之晶片，磊晶層厚度約 3.5µm。第三種晶片是由本實驗室 MBE 組同學所成長之晶片，磊晶層厚度約 2.2µm。以相同的條件做乾式蝕刻，蝕刻一小時後，蝕刻的深度分別為 2.5µm、2.6µm、1µm。由於 EAM15QWC 蝕刻後，脊狀波導已由 2µm 縮至 1µm，且 Si₃N₄的寬度由 2µm 縮至小於 1µm 以下，如圖 4-3 所示，而 SQW88c 和 SQW80d 的 Si

3

4

寬度約還有 1µm，所以我們選擇用 SQW88c 和 SQW80d 繼續做濕式蝕刻，蝕刻至 n 層。圖 4-2 為做完乾式蝕刻後 2µm 脊狀波導的剝面圖。我們可看到雖然脊狀波導有較垂直的形狀，但是卻是呈階梯狀。

圖 4-2 SQW80d 2µm 脊狀波導

圖 4-3 EAM15QWC 2µm 脊狀波導

在做 ICP RIE 的蝕刻過程，我們以 SQW80d、SQW88c、

MQW50b、Tao8nb1 等張老師由美國帶回的晶片做蝕刻的測試。以下就詳述其測試的條件和結果，表 4-1、4-2、4-3。其中 SQW80d、

SQW88c 是以 Si₃N₄當遮罩，而 MQW50b 是以 SiO2 當遮罩，實驗的過程中我們發現 3000? 的 Si₃N₄可以經得起長時間的蝕刻（60 分鐘以上），但 SiO2就較不理想。

表 4-1 SQW88c 蝕刻結果

表 4-2 SQW80d 蝕刻結果

Gas：

四、蝕刻出特殊斜坡

這裡我們選用晶片 SQW88c 繼續下面的製程。

A. 製程步驟

(1) 清洗晶片 (2) 塗佈光阻

a.塗舖第一層光阻，利用旋轉塗佈機舖上 AZ1500 光阻轉速：4000 轉 30 秒

b.放入 90℃烤箱中軟烤 3 分鐘

c.將晶片泡在松節油 (Turpentine) 中 10 分鐘 d.將晶片泡在去離子水中 2 分鐘

e.以高壓空氣將晶片吹乾 f.放入 90℃烤箱中烤 2 分鐘

g.塗舖第二層光阻，利用旋轉塗佈機舖上 AZ1500 光阻轉速：4000 轉 30 秒

h.放入 90℃烤箱中軟烤 3 分鐘

在文檔中應用電子束微影術於電制吸收光調變器之研製 (頁 26-62)

m

e

F

L

E ∝ ⋅ ⋅ ⋅

∆

m 為有效質量、e 為電子電量、F 為外加電場、L 為量

h

ε

π

ε β

1 10 100

normalized V-L integral

Balanced strain grading steps

for conduction band

Balanced strain grading

steps

for conduction band

normalized V-L integral

frequence (GHz)

Impulse response

normalized V-L integral

frequence (GHz)

a.u.

t (ps)

Impulse response

第四章 元件製程

Define two goove using E-Beam Lithography

InP

Epi-Layer

SiO

PMMA PMMA

Define two goove using E-Beam Lithography

InP

Epi-Layer

Etching SiO

SiO

SiO

PMMA PMMA

InP

Epi-Layer

Etching SiO

SiO

SiO

PMMA

PMMA

Remove PMMA and dry etching

InP

SiO

SiO

PMMA PMMA

Remove PMMA and dry etching

Etching

InP

SiO

Etching

InP substrate

InP substrate

Remove PR InP substrate Remove PR

InP substrate InP substrate

Evaporate Au InP substrate

Evaporate Au InP substrate

Lift-off Lift-off

Polyimide Polyimide

Electrode

Ground Pad Electrode Ground Pad

Ground Pad Ground Pad

4-2. 光調制器之製程步驟與實驗結果

3

4

3

4

3

4

SiO 2 InP SiO 2

InP

3

4

_ε

第四章元件製程

³

³

⁴

SiO ² InP SiO ²