4.3 其它硬體架構設計 其它硬體架構設計 其它硬體架構設計 其它硬體架構設計
a.門檻值計算器門檻值計算器門檻值計算器 門檻值計算器
在這個硬體設計中，因為要計算門檻值的大小，所以我們設計一個門檻值計 算器，利用上一章中所提出的決定方式3-6作為設計基礎，所以我們設計一個先 考慮SAD 值為零的個數，再決定應該平移幾位的方式來實現一個除法器，最後 則是額外增加一個由外部輸入門檻值的功能，所以再用一個多工器選擇不同來源 的門檻值，架構如圖4.5。
圖 4.5 門檻值計算器
平移除法器依SAD 值為零的個數去分為十段平移方式，在大多數的連續影 像中SAD 為零的個數並不多，可以忽略所以都當做需要除以所有區塊的個數，
我們所定的規格共有396個區塊，我們採取將上一章畫面SAD總和的二元數平 移 9 位元與平移11 位元的結果相加，得到的結果相當於除以 409.6 就很接近除 以396的結果，其餘就是看零的個數來決定平移多少位元。此硬體實現的全部邏
輯閘數（gate count）只需約 400 個，相較於全部的硬體所佔得比例相當低，所
以對硬體負擔的增加遠小於使用取中位數的方式(3-4)，這也是我們在設計此門檻 決定方式的目的。輸入端Zero number即為所累計SAD值為零的個數，Total SAD 是上一張畫面全部的SAD值總和，而In與Mode是為了可以由外界輸入門檻值 所使用的訊號，輸出端OUT就是這一張畫面所要使用的適應性門檻值，由控制 器中的暫存器所記錄下數值。
b.運算單元運算單元運算單元運算單元
圖 4.6 運算單元
此硬體的運算單元（PE）是由相減取絕對值的計算所設計而成，參考圖4.6， a跟b是各輸入參考區塊跟現時區塊的畫素，我們先計算出a-b的數值，再判斷 是否為負值，是的話便做二元補數轉為正值，不是負值的話就直接輸出，輸出與
輸入都是 8-bits，這樣遠比先比較大小再相減的方式要節省硬體與功率消耗，此
硬體實現總共需要的邏輯閘數（gate count）約為94個，PE1~PE9都是相同的設 計，所以九個運算單元總共約850個邏輯閘數，所以需要的硬體負擔並不大。
c.c.
c.c.比較器比較器比較器比較器
圖 4.7 比較器
圖 4.7 為比較器的部分，因為有平行九個輸入的 SAD 值來比較數值大小，
所以需要做四次相互比較後即可得到最後的最小值，之後便輸入到控制器中執行 接下來的動作，判斷接下來的搜尋動作是否還要繼續以及儲存下來去計算新的門 檻值。這裡因為輸入的SAD1～SAD9是由運算單元計算出16×16筆畫素的絕對 差值總和，min-SAD輸出的結果是的九個其中最小的數值，所以都需要17位元 的頻寬。