存储器有三个主要性能指标：容量、速度和价格（每位价格），计算机对存储器的这些性 能指标的基本要求是容量大、速度快和成本低。但是要想在一个存储器中同时兼顾这些指标是 很困难的，有时是相互矛盾的：速度越快，每位价格就越高；容量越大，每位价格就越低；容 量越大，速度就越慢。为了解决存储器的容量、速度和价格之间的矛盾，人们在不断地研制新 的存储器件和改进存储性能的同时，还从存储系统体系上不断研究合理的结构模式。
3.5.1 存储器系统的层次结构
人们把各种不同存储容量、存取速度和价格的存储器按层次结构组织起来，并通过管理 软件和辅助硬件有机地组成统一的整体，使所存放的程序和数据按层次分布在各级存储器中，
形成存储器系统的多级层次结构。一般计算机存储器系统的多级层次结构如图 3-24 所示。
图 3-24 存储器系统多级层次结构
由图 3-24 可见，计算机存储器系统多级层次结构主要由 CPU 内部寄存器、高速缓冲存储 CPU 寄存器组
辅助存储器 主存储器 Cache
速度 快
慢
容量 小
大
价格 高
低
器（Cache）、主存储器和辅助存储器组成。辅助存储器、主存储器、Cache 以及 CPU 内部的
图 3-25 多体存储器与一般存储器比较
图 3-26 高位交叉访问存储器的结构
地址码的低位部分直接送至各个存储体，作为各个存储体的体内地址；高位地址部分送 至译码器，用来区分存储体的体号。高位交叉访问存储器要求每个存储模块都有各自独立的存 储体和控制部件，控制部件包括地址寄存器、数据寄存器、驱动放大电路、地址译码电路和读 写控制电路等，每个独立存储模块均可独立工作。因此，高位交叉访问存储器具备了并行工作 的条件，这种存储器不仅提高了存取速度，更主要的目的是用来扩大存储器容量。
目前，大部分计算机系统中的主存储器都采用模块结构，用户可以根据自己的不同需要 随时方便地改变主存储器的容量，例如用 4 个 16MB 的模块（内存条）可以构成一个 64MB 的主存储器。
2．低位交叉访问存储器
以每个存储体内有 4 个存储单元，4 个这样的存储体构成的存储器为例，地址码低位交 叉访问存储器如图 3-27 所示。
图 3-27 低位交叉访问存储器的结构
低位交叉访问存储器的地址码使用方法与高位交叉访问方式恰恰相反，其低位地址送至 译码器，用来区分存储体的体号；高位地址直接送存储体，做为各个存储体的体内地址。
低位交叉访问存储器的主要目的是提高存储器的访问速度。当然，在提高访问速度的同 时，由于增加了存储器模块的数目，也就增加了存储器的容量。
3.5.3 高速缓冲存储器（Cache）
高速缓冲存储器（Cache）是一种存储容量较小但存取速度却很快的存储器，它位于 CPU 和主存之间，用来存放 CPU 频繁使用的指令和数据。由于使用 Cache 后可以减少对慢速主存 的访问次数，解决了 CPU 与主存之间的速度差异，所以提高了 CPU 的工作效率。目前，在高 档微型计算机中广泛使用高速缓冲存储器技术。
1．Cache 工作原理
在半导体存储器中，只有 SRAM 的存取速度与 CPU 的工作速度接近，但这种 SRAM 的功 耗大、价格较贵、集成度低。而 DRAM 的功耗小、成本低、集成度高，但是存取速度却远远跟 不上 CPU 的工作速度。于是产生了一种折衷的分级处理办
法：在以 DRAM 为基础的大容量主存与高速 CPU 之间增 加一个容量较小的 SRAM 作为 Cache，用于保存那些使用 频率较高的主存副本，CPU 可以直接从 Cache 中快速地访 问所需的指令和数据。这种 Cache—主存结构存储系统弥 补了 CPU 与主存在性能上的差距，使 CPU 访存时，不需 插入等待周期，便能读写主存信息在 Cache 中的副本，既 弥补了主存较慢的性能缺陷，又保证了存储系统的性能价 格比。
Cache—主存结构存储系统一般由高速缓冲存储器主
存储器 DRAM 和高速缓存控制器组成，如图 3-28 所示。 图 3-28 Cache—主存结构存储系统
在高速缓冲存储系统中，所有数据和指令都存放在主存储器内，而使用频率较高的数据
（1）先进先出法（FIFO）。这种算法是把最早调入 Cache 的信息块替换掉。为了实现这 种算法，需要在地址变换表中设置一个历史位，每当有一个新块调入 Cache 时，就将已进入 设置了二级 Cache，位于系统主板上。又在 CPU 芯片内部集成了超高速一级 Cache。Pentium 微处理器使用两级 Cache，一级 Cache 的速度要比二级 Cache 快得多，更接近于 CPU，二级
Cache 容量和密度高于一级 Cache，两级 Cache 之间有专用总线相连。两级 Cache 之间以及 Cache 与主存之间的映射、替换算法和读写操作，全部由辅助硬件来完成，从而实现了 Cache 的高速 处理功能。
（2）指令 Cache 和数据 Cache。Pentium 微处理器的二级 Cache 容量大小可以是 256KB 或 512KB，一级 Cache 的容量是 16KB。这 16KB 中分为 8KB 数据 Cache 和 8KB 指令 Cache，
Pentium CPU 可以同时访问指令 Cache 和数据 Cache。由于片内一级 Cache 存取速度很快，并 且由于程序访问的局部性，即有可能要访问 Cache 同一位置许多次，这样就减少了 Pentium 对
之处，如它们都采用地址变换及映射方法和替换策略，对于程序员来说 Cache 和虚拟存储器都
中的位置。
A．00H～FFH B．000H～FFFH C．0000H～FFFFH D．00000H～FFFFFH 3.6 下列 SRAM 芯片各需要多少个地址输入线？多少个数据信号线？