（1）熟悉数字逻辑实验箱的结构、基本功能和使用方法。
（2）验证常用 TTL、CMOS 集成门电路的逻辑功能。
（3）掌握常用集成电路的逻辑符号和使用规则。
（4）掌握 TTL、CMOS 集成门电路逻辑功能的测试方法。
（1）数字逻辑实验箱 1 台。
（2）元器件：74LS00（四 2 输入与非门）、74LS20（二 4 输入与非门）、74LS08（四 2 输入与门）、74LS32（四 2 输入或门）、74LS86（四 2 输入异或门）、CD4002（二 4 输入或非 门）各 1 片；导线若干。
1．门电路
门电路是数字逻辑电路的基本组成单元，门电路按逻辑功能可分为：与门、或门、非门 及与非门、或非门、异或门、同或门、与或非门等。若按照电路结构组成的不同，可分为分立 元件门电路、CMOS 集成门电路、TTL 集成门电路等。
各种集成门电路通常都封装在集成芯片内，如图 18-1 所示，它们的封装形式为双列直插式（DIP），管脚 均匀排列在芯片的两侧，成对出现。常用双列直插式集 成门电路的管脚排列如图 18-2 所示，将集成块正面放 置，缺口一侧朝左，小圆圈标识的即为第一脚，最右下 方管脚通常是地线 GND，最左上方管脚一般是电源线 VCC，其他管脚的名称如图 18-2 中门电路的符号所示。
每个集成电路都有自己的代号，与代号对应的名称
说明了集成电路的用途。如：74LS00 是四 2 输入与非门，它说明这个集成电路中包含了四个 二输入端的与非门。
2．TTL 门的逻辑功能
TTL 门具有较高的工作速度、较强的抗干扰能力、较大的输出幅度和负载能力等优点，
因而使用较广，特别是进行实验论证，选用 TTL 电路比较合适。
本实验采用的 TTL 门电路有四 2 输入与非门 74LS00、四 2 输入或门 74LS32、四 2 输入 与门 74LS08、四 2 输入异或门 74LS86 和二 4 输入与非门 74LS20。
图 18-1 集成门电路
图 18-2 常用集成门电路的管脚排列图
74LS00 是在一个集成块内含有四个互相独立的与非门，每个与非门有两个输入端。其逻 辑符号及管脚排列如图 18-3（a）、（b）所示。
图 18-3 74LS00 逻辑符号及管脚排列
74LS32、74LS08 和 74LS86 除了功能不同，管脚分配和 74LS00 一样。
74LS20 是在一个集成块内含有两个互相独立的与非门，每个与非门有四个输入端。其逻 辑符号及管脚排列如图 18-4（a）、（b）所示。
与非门的逻辑表达式为：Y AB ，功能为：有 0 出 1，全 1 出 0。
与门的逻辑表达式为：Y AB ，功能为：有 0 出 0，全 1 出 1。
或门的逻辑表达式为：Y AB ，功能为：有1 出 1，全 0 出 0。
异或门的逻辑表达式为：Y AB ，功能为：相同出 0，不同出 1。
图 18-4 74LS20 逻辑符号及管脚排列 3．TTL 集成电路的使用规则
（1）插集成块时，要认清定位标记，不得插反。
（2）使用电源电压范围为+4.5V～+5.5V。实验中要求使用 VCC=+5V。电源极性绝对不允 许接错。
（3）逻辑高电平 1 时电压大于 2.4V，低电平 0 时小于 0.4V。
（4）闲置输入端处理方法：
1）悬空，相当于正逻辑“1”，对于一般小规模集成电路的数据输入端，实验时允许悬空 处理，但易受外界干扰，导致电路的逻辑功能不正常。因此，对于接有长线的输入端、中规模 以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必须按逻辑要求接入电路，
不允许悬空。
2）直接接电源电压 VCC（也可以串入一只 1～10kΩ 的固定电阻）或接至某一固定电压
（+2.4V≤U≤4.5V）的电源上，或与输入端为接地的多余与非门的输出端相接。
3）若前级驱动能力允许，可以与使用的输入端并联。
（5）输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。当 R≤0.5kΩ 时，
输入端相当于逻辑“0”；当 R≥2kΩ 时，输入端相当于逻辑“1”。对于不同系列的器件，要求 的阻值不同。
（6）输出端不允许并联使用（三态门和 OC 门除外），否则不仅会使电路逻辑功能混乱，
还会导致器件损坏。
（7）输出端不允许直接接电源 VCC、不允许直接接地，否则会损坏器件。
4．CMOS 门电路逻辑功能
CMOS 集成电路功耗极低，输出幅度大，噪声容限大，扇出能力强，电源范围较宽，应 用很广。尽管 CMOS 与 TTL 电路内部结构不同，但它们的逻辑功能完全一样，其他不同的是 型号名称和电源电压范围，选用时应看清参数。
5．CMOS 电路的使用规则
（1）VDD接电源正极，VSS接电源负极（通常接地），不得接反。CC4000（CD4000）系 列的电源允许电压在+3V～+18V 范围内选择，实验中一般要求使用+5V～+15V。
（2）所有输入端一律不准悬空。
闲置输入端的处理方法：按照逻辑要求，直接接 VDD（与非门）或接 VSS（或非门）；在工
作频率不高的电路中，允许输入端并联使用。
（3）输出端不允许直接与 VDD或 VSS连接，否则将导致器件损坏。
（4）在装接电路，改变电路连接或插、拔电路时，均应切断电源，严禁带电操作。
（5）焊接、测试和储存时的注意事项：电路应存放在导电的容器内，有良好的静电屏蔽；
焊接时必须切断电源，电烙铁外壳必须良好接地，或拔下烙铁，靠其余热焊接；所有的测试仪 器必须良好接地。
1．测试二输入端 TTL 集成门电路的逻辑功能
（1）测试 74LS00 的逻辑功能。将 74LS00 芯片正确插入面包板，并注意识别第 1 脚位置
（集成块正面放置且缺口向左，则左下角为第 1 脚）。如图 18-5 所示，在 74LS00 芯片中选一 个与非门，输入端通过逻辑开关 S 接高、低电平，输出端接发光二极管 L（LED）。输入不同 的信号组合，记录相应的输出结果（灯亮填“1”，灯灭填“0”），填入表 18-1。
图 18-5 实验接线图
表 18-1 二输入端集成门电路的逻辑功能
输入 输出
A B YAB YAB YA+B YA B
0 0
0 1
1 0
1 1
（2）按同样方法，验证与门 74LS08、或门 74LS32 和异或门 74LS86 的逻辑功能，并将 结果填入表 18-1 内。
2．测试四输入端集成门电路的逻辑功能
（1）测试 TTL 集成块二 4 输入与非门 74LS20 的逻辑功能。将 74LS20 芯片正确插入面
包板，在 74LS20 芯片中选一个与非门，输入端通过逻辑开关 K 接高、低电平，输出端接发光 二极管 L。输入不同的信号组合，记录相应的输出逻辑电平，填入表 18-2。
表 18-2 四输入端集成门电路的逻辑功能
输入 输出
A B C D YABCD YA+B+C+D
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
（2）测试 CMOS 电路二 4 输入或非门 CD4002 的逻辑功能。将 CD4002 芯片正确插入面 包板，在 CD4002 芯片中选一个或非门，输入端通过逻辑开关接高、低电平，输出端接发光二 极管。输入不同的信号组合，记录相应的输出逻辑电平，填入表 18-2。
3．测试各电路的逻辑功能
测试各电路的逻辑功能，并根据测试结果，写出它们的真值表和逻辑表达式。
步骤：选择合适器件，在原理图上标明器件名称及各管脚编号，搭建电路，输入接逻辑 开关，输出接 LED，测试并记录实验结果。
（1）
真值表：
输入 输出
A B Y
0 0
0 1
1 0
1 1
逻辑表达式：
Y=_________________________
（2）
真值表：
输入 输出
A B Y
0 0
0 1
1 0
1 1
逻辑表达式：
Y=__________________________
（3）
真值表：
输入 输出
A B C Y
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
逻辑表达式：
Y=_______________________
（4）
真值表：
输入 输出
A B Y1 Y2
0 0
0 1
1 0
1 1
逻辑表达式：Y1=__________________________
Y2=__________________________
（1）熟悉各测试电路，了解测试原理及测试方法。
（2）熟悉集成门电路的外管脚排列图。
（3）自拟实验步骤和数据表格。
（1）如何判断实验结果是否正确？
（2）A、B、C、D 四评委对研究生面试，A 评委必须同意且 B、C、D 三评委中至少有 二人同意，研究生方可通过，否则不通过。设计这个表决电路，用与非门实现。检测所设计电 路的逻辑功能。
（1）注意芯片的方向和管脚位置。不要随意过猛拔插芯片，以免损坏芯片管脚。
（2）每个芯片都有正电源和地（或负电源），使用时必须先将电源和地线连好，电源极 性绝对不允许接错。
（3）连线时切断电源，电源统一用红色线，地线统一用黑色线，信号线用其他颜色的线。
布线尽可能走最短路径，不要在空中搭桥。
（4）导线的管脚金属部分要适当，以恰好插入面包板为宜，太长容易造成碰触短路。