實驗原理及系統架構

2-1 分子束磊晶系統之架構與原理

分子束磊晶(molecular-beam epitaxy，簡稱 MBE)系統之架構如圖 2-1 所示。其原理是在超高真空的腔體中，加熱放置在各 effusion cells 中的材料，使各材料以分子束的形式抵達基板表面形成磊晶層。

我們可經由加熱的溫度來控制各材料分子束的流量，藉此成長不 同組成之三五族化合物以及調整摻雜之濃度。另外，經由 shutter 的 開關，我們則可控制各磊晶層成長的厚度。

本實驗室的分子束磊晶系統為Riber 公司所生產的 2300 機型，

可成長兩吋之wafer。該 MBE 機台共有三個真空腔體，分別為

圖2-1 分子束磊晶系統架構示意圖

Introduction chamber、Analysis chamber 及 Growth chamber。我們在 Growth chamber 中成長我們所需要的磊晶層，該 chamber 裝配有 In，

Ga(1)，Ga(2)，Al(1)，Al(2)，Si，Be 等七支 effusion cell 及一支 As cracker。

分子束磊晶系統在磊晶過程中可利用反射式高能量電子繞射 (reflected high energy electorn diffraction，簡稱 RHEED)圖形之明暗振 盪頻率來觀察磊晶層成長的速度，因此可精準的控制各層磊晶層的厚

2-2 氧化矽分子束薄膜沉積系統之架構與原理

氧化矽分子束薄膜沉積系統之架構如圖2-3 所示。其原理與 MBE 系統相似。亦是在超高真空的腔體中，加熱我們所要成長的材料，

SiO，使其以分子束的形式抵達所要沉積的基板表面形成薄膜。

我們可經由加熱的溫度來控制SiO 薄膜沉積的速率。以及 shutter 的開關，來控SiO 薄膜沉積的厚度。

本論文所使用之氧化矽分子束薄膜沉積系統為本實驗室自組之 儀器，其外觀如圖2-4 所示。該系統裝備有一 dry pump 為初抽幫浦，

一ion pump 為高真空幫浦。最高真空度可達 5× 10^-9 torr。本系統另 裝配有一石英震盪測厚儀(XTC thin film thickness and rate monitor)，

可隨時監控沉積薄膜的厚度與鍍率。

圖2-3 氧化矽分子束薄膜沉積系統之架構示意圖

另外，以本分子束沉積(molecular-beam deposition，簡稱 MBD) 系統成長之SiO 具有以下幾個優點[1]:

1.在高真空的環境下成長，潔淨度高。

2.其密度及組成一致性高。

3.在不通入氧氣的情況下，其矽氧比固定為1：1，不受成長速

率及溫度的影響【註】。若通入適量的氧氣，則可改變 SiO_x(x=1~2) 中氧的含量。

4.以該方法成長之SiO，不易受水氣之影響。(moisture stability)

【註】本資料是由 Naresh Chand et al.在 1995 年 Journal of Crystal Growth 所發表之 Molecular beam deposition of high quality silicon dielectric films 文獻所得。該實驗室中的 MBD 系統在未通氧的情況 下，真空度可達7× 10^－11 torr，且矽氧比與所使用之 SiO 材料純度有 關，故我們並不確定我們所成長出的SiO 薄膜其矽氧比是否為 1：1。

Sample 出入口

石英測厚儀

SiO effusion cell

2-3 n-i-n 及 p-i-n 結構之模擬

我們以高電阻率材料為i 層，磊晶並製程使其成為 n-i-n 及 p-i-n 結構的mesa diode。我們可將該 mesa diode 等效成一理想的 n-i-n (or p-i-n) diode 串聯一電阻器的等效電路。如圖 2-5 所示。

理想的 n-i-n (or p-i-n) diode 是由高電阻率材料兩邊的異質接面

所造成。電阻器R_i則是高電阻率材料本身的電阻值。當我們加一偏

壓V 於該 mesa diode 時，將有一部分的壓降，降於理想的 n-i-n (or p-i-n) diode 上，V_d。另一部分的壓降，則降於電阻器上，V_i。

以下我們將推導 I 與 V_d的電流電壓關係式，以觀察n-i-n (or p-i-n) diode 對我們實際在量測 mesa diode 時所得之 I、V 值的影響。

I Ri

Vd + Vi = V

圖2-5 n-i-n (or p-i-n) mesa diode 的等效電路圖

2-3-1 InAlAs n-i-n diode model

圖2-6 為 InAlAs n-i-n diode 在未加偏壓時的能帶圖。我們將根 據以下的步驟，求得該diode 的電流電壓關係式。

(1) 首先，我們從中山大學光電工程研究所張道源教授所撰之 MCD pentanariesB1 程式，求得以下參數：

In0.532Ga0.468As：Harrison’s conduction band potential=1.0217eV Nc=2.1049×10¹⁷㎝^-3

In0.523Al0.477As：Harrison’s conduction band potential=1.4712eV Electron effective mass m^*=0.0851

m

₀

InP：Harrison’s conduction band potential=1.353eV Nc=5.6247×10¹⁷㎝^-3

Φc

△Φc

Fermi level

E_Fs EFc

n InP

n InGaAs InAlAs

圖2-6 InAlAs n-i-n diode 未加偏壓時的能帶圖

(2) 由 Harrison’s potential 求出 InAlAs 高電阻率材料與 InGaAs cap layer 間及 InP 基板間兩異質接面 conduction band 的 band offset，

ΔEcc 與ΔEcs：

ΔEcc=1.4712－1.0217=0.4495eV ΔEcs=1.4712－1.353=0.1182eV

(3) 求得 cap layer 及基板中，Fermi level 與 conduction band 間的距離，

EFc 與 EFs。其中 InGaAs cap layer 為 Si 摻雜，摻雜濃度 2×10¹⁸cm^-3； InP 基板為 Fe 摻雜，摻雜濃度 3 × 1 0¹⁸cm^-3。皆為degenerate 的情形。

根據（2-1）式，

n=N_D= π 3

4

N

_{c 3/2} ) (

K T

E E

B C

F − （2-1）

我們可求得：

E_Fc=0.14047eV E_Fs=0.09559eV

(4) 求得 barrier height Φc：

當我們加負偏壓於 InGaAs cap layer 時，InAlAs n-i-n diode 的能帶 圖變成如圖2-7 所示的情形。此時，該 diode 中的載子主要是由在 InGaAs 中的電子所提供，所以我們只考慮 InGaAs 與 InAlAs 異質接 面間的情形。根據（2-2）、（2-3）式，

∆Φ_c=

InAlAs

qE

πε

4 （2-2）

( )

[ ^{V E E E E} ] ^d

E

= − _d + ∆ _cc − _Fc −(∆ _cs − _Fs) / _i （2-3）

我們可求得barrier lowering ∆Φc之值。在（2-3）式中，di為InAlAs i-layer 的厚度，1.65*10^-4 cm。而 InAlAs 的介電常數εInAlAs＝εrε0＝

12.7221*(8.854*10^-14F/cm)，故我們可求得

∆Φc=

當我們加正偏壓於 InGaAs cap layer 時，InAlAs n-i-n diode 的能 帶圖變成如圖2-8 所示的情形。

=0.00828 (

V

_d −0.28642) （2-8）

I=1.76715*10^-4*(10.121)*(300²)*exp(

0259

5 4 3 2 1 0

I=－1.76715*10^-4*(10.121)*(300²)

*exp{

當Vd＞0.28642 伏特時，

I=－1.76715*10^-4*(10.121)*(300²)

*exp(

2-3-2 InAlAs p-i-n diode model

圖2-12 InAlAs p-i-n diode 在未加偏壓時的能帶圖 Fermi level

E_Fc E_Fs

p InGaAs InAlAs n InP

圖2-12 為 InAlAs p-i-n diode 在未加偏壓時的能帶圖。我們根據 以下的步驟，求得該 diode 的電流電壓關係式。

(1)由 MCDpentanariesB1 程式，求得以下參數：

In0.532Ga0.468As：Harrison conduction band potential=1.0217eV Harrison valence band potential=0.2866eV E_g,InGaAs=0.7351eV

Nv=Nv,hh＋Nv,lh=8.8782×10¹⁸cm^-3＋1.9132×10¹⁷cm^-3 =9.06952×10¹⁸cm^-3

In0.523Al0.477As：Harrison conduction band potential=1.4712eV Harrison valence band potential=0.0282eV Hole effective mass：

m

_hh^* =0.5563

m

₀

m

_lh^* =0.044

m

₀

InP：Harrison conduction band potential=1.353eV Harrison valence band potential=0eV

E_g,InP=1.353eV N_c=5.6247*10¹⁷cm^-3

(2) 由 Harrison’s potential 求出 InAlAs 高電阻率材料與 InGaAs cap layer 間及 InP 基板間兩異質接面 conduction band 的 band offset，

ΔEcc 與ΔEcs：

ΔEcc=1.4712－1.0217=0.4495eV ΔEcs=1.4712－1.353=0.1182eV

(3)由 Harrison’s potential 求出 InAlAs 高電阻率材料與 InGaAs cap layer 間及 InP 基板間兩異質接面 valence band 的 band offset，ΔEvc

與ΔEvs：

ΔEvc=0.2866－0.0282=0.2584eV ΔEvs=0.0282eV

(4)求得 cap layer 中，Fermi level 與 valence band 間的距離，EFc。及基 板中，Fermi level 與 conduction band 間的距離，EFs。

其中InGaAs cap layer 為 Be 摻雜，摻雜濃度 5*10¹⁸cm^-3。為 nondegenerate 的情形。根據（2-15）式，

( )

我們可得：

E_Fc=0.01542 eV

InP 基板同樣為 Fe 摻雜，摻雜濃度 3*10¹⁸cm^-3。為 degenerate 的情形。根據（2-1）式，我們可求出

E_Fs=0.09559eV

(5) 我們首先考慮在 InGaAs cap layer 加正偏壓時的情形：

當我們加正偏壓於 InGaAs cap layer 時，InAlAs p-i-n diode 的能 帶圖變成如圖2-13 所示的情形。此時，該 diode 中的載子由在 InGaAs cap layer 中的電洞，及在 InP 基板中的電子所提供，所以我們需同時 考慮p-i 與 n-i 兩異質接面的情形。

Vd

EFc

EFs

Fermi level

p InGaAs InAlAs n InP

圖2-13 InAlAs p-i-n diode 在 cap layer 加正偏壓時的能帶圖

在 p-i 異質接面：

)A = (0.5563+0.044)×120＝72.036 （2-17）

最後，我們可求得 I_hole=

－1.76715*10^-4*(72.036)*(300²)*exp[

( )

0259

而barrier height ΦV為：

－1.76715*10^-4*(72.036)*(300²)*exp{

0259

當 Vd ＞1.14657 伏特時，我們開始考慮 barrier lowering 的效應。

－1.76715*10^-4*(10.121)*(300²)*exp{

0259

lowering 的效應。電流 I 與 Vd之關係為：

I=－1.76715*10^-4*(72.036)*(300²)*exp[

( )

0259 lowering 的效應，而 n-i 異質接面有 barrier lowering 的效應。所以，

電流I 與 Vd之關係為：

I=－1.76715*10^-4*(72.036)*(300²)*exp[

( )

0259

－1.76715*10^-4*(10.121)*(300²)*exp{

1.14 1.15 1.16 1.17 1.18

67

－1.76715*10^-4*(72.036)*(300²)*exp{

0259

－1.76715*10^-4*(10.121)*(300²)*exp{

0259

2 3 4 5 6 60

80 100 120 136.04140

70.9769 I(Vd)

6

1.17477 Vd

圖2-16 InAlAs p-i-n diode，V_d＞1.17477V 時，I-V_d模擬圖

(6)我們接著再考慮在 InGaAs cap layer 加負偏壓時的情形：

EFc

Vd

圖2-17 InAlAs p-i-n diode 在 cap layer 加負偏壓時的能帶圖 n InP

EFs

Fermi level

p InGaAs InAlAs

在p-i 異質接面：

I_electron=1.76715*10^-4*(10.121)*(300²)*exp{

0259

I_hole=1.76715*10^-4*(72.036)*(300²)*exp{

0259

又I=Ihole＋Ielectron，故得I：

I=1.76715*10^-4*(10.121)*(300²)*exp{

0259

1.76715*10^-4*(72.036)*(300²)*exp{

0259

2-3-3 InAlGaAs n-i-n diode model

圖2-19 為 InAlGaAs n-i-n diode 在未加偏壓時的能帶圖。我們亦 根據以下的步驟，求得該diode 的電流電壓關係式。

(1)由 MCDpentanariesB1 程式，求得以下參數：

In0.532Ga0.468As：Harrison conduction band potential=1.0217eV Nc=2.1049*10¹⁷㎝^-3

In0.527Al0.228Ga0.245As：Harrison conduction band potential=1.1634eV Electron effective mass m^*=0.0623

m

₀

InP：Harrison conduction band potential=1.353eV Nc=5.6247*10¹⁷㎝^-3

(2)由 Harrison’s potential 求出 InAlGaAs 高電阻率材料與 InGaAs cap layer 間及 InP 基板間兩異質接面 conduction band 的 band offset，

ΔEcc 與ΔEcs：

圖2-19 InAlGaAs n-i-n diode 未加偏壓時的能帶圖

E_Fs

△Φc

Φc

EFc

Fermi level

n InP n InGaAs InGaAlAs

ΔEcc=1.1634－1.0217=0.1417eV ΔEcs=1.1634－1.353=－0.1896eV

(3)求得 cap layer 及基板中，Fermi level 與 conduction band 間的距離，

EFc 與 EFs。其中 InGaAs cap layer 為 Si 摻雜，摻雜濃度 2*10¹⁸cm^-3； InP 基板為 Fe 摻雜，摻雜濃度 3*10¹⁸cm^-3。皆為degenerate 的情形。

根據（2-1）式， 我們可求得：

E_Fc=0.14047eV E_Fs=0.09559eV

(4)求得 barrier height Φc：

當我們加負偏壓於 InGaAs cap layer 時，InAlGaAs n-i-n diode 的 能帶圖變成如圖2-20 所示的情形。

此時，該diode 中的載子主要是由在 InGaAs 中的電子所提供，

所以我們只考慮InGaAs 與 InAlGaAs 異質接面間的情形。根據

（2-38）、（2-39）式，

△Φc

Φc

EFc Vd

EFs

n InP InAlGaAs

n InGaAs Fermi level

圖2-20 InAlGaAs n-i-n diode 在 cap layer 加負偏壓時的能帶圖

∆Φ_c=

此時在（2-10）式中的 A*表電子在 InAlGaAs 傳導帶中的有效理

I=1.76715*10^-4*(7.476)*(300²)*exp(

0259

2-4 Single layer AR coating

之

原理[2]

我們考慮單層介電材料，其折射率為 n₁，厚度

l

，位於折射率分 別為n₀，n_T的兩無限長的材料之間。一入射波垂直入射該材料。如圖 2-22 所示。

入射波，反射波，透射波之電場振幅分別為 E₀，E₀^’及 E_T。E₁ 及 E₁^’分別表在介電材料中正向及反向行進波的電場振幅。根據電場 及磁場連續的邊界條件，我們可以列出表2-1 中的幾個方程式：

表 2-1 n₀/n₁及n₁/n_T 兩介面之邊界條件

n0/n1 Interface n1/nT Interface Electric E0＋E0’＝E1＋E1’

E1e ^ikl＋E1’e ^-ikl＝ET

Magnetic H₀－H₀^’＝H₁－H₁^’ or n₀E₀－n₀E₀^’＝n₁E₁－n₁E₁^’

H₁e ^ikl－H₁^’e ^-ikl＝H_T

or n₁E₁ e ^ikl －n₁E₁^’ e ^-ikl ＝n_TE_T

Reflected wave Incident wave

Transmitted wave

圖2-22 單層介電材料及垂直入射波示意圖

將E₁及E₁^’消去，可得到下列矩陣形式的聯立方程式：

其要求為材料的折射率

n

₁ =

n

_T ⋅

n

₀ ，且厚度

l

為

InP＝3.17)上鍍 SiO(nSiO＝1.85)抗 1550nm 波長反射之抗反射膜，厚度為

0.001 0.001 0.001 0.001 0.001 0.001 0.001

0.85

圖2-23 (b) 厚度為

0.001 0.001 0.001 0.001 0.001 0.001 0.001

0.7

0.001 0.001 0.001 0.001 0.001 0.001 0.001

0.7

在文檔中 高電阻率半導體磊晶層及氧化矽抗反射膜之成長 (頁 17-48)