2. 雙層式微機電邏輯閘
2.5 實驗結果
以 TiN 為接觸金屬這部份大致上沒甚麼問題，目前完成到最後一道製程，圖 2.18 是將懸浮平板結構去除後的剖面圖，平板上的電極應該要藉由 D、E 分別接 觸 A、B，將訊號從 C 傳出。
經過了多個不同元件及多次的測試，B、C 間目前並沒有完全導通。在最後 一道製程：中 BOE 濕蝕刻中，因為時間較難以掌握，常常多浸泡一點則結構損 壞，少浸泡一點則有殘留 SiO2，導致目前尚無法進行訊號的輸入輸出。
圖 2.18 將懸浮平板結構去除後的剖面圖
在結合化鎳浸金技術的部分，主要問題發生於 H2O2濕蝕刻製程時，如圖 2.19，
可以看出蝕刻速率相當的不平均，而圖 2.20 中，懸浮平板上半部分的 M3 還完 好如初，下半部分卻已經因為 H2O2蝕刻液的滲入而幾乎被蝕刻光光。
H2O2蝕刻液不只對於 TiN、Ti、W 有蝕刻力，同時也會攻擊 Al，當今天 via：
W 被吃完的時候，H2O2蝕刻液便會開始侵蝕結構中的 Al，由於沒有蝕刻停止層，
無法阻止 H2O2蝕刻液繼續攻擊內部結構的 Al，加上濕蝕刻本來就較難以掌握蝕 刻速率，是目前暫時無法解決的問題。
圖 2.19 用來計算 H2O2濕蝕刻速率的 testkey
圖 2.20 同一個結構兩邊蝕刻速率卻差異甚大
第三章 梳狀制動器微機電邏輯閘
3.1 設計原理
3.1.1 概論
本篇文章提出了另外一個機械式邏輯閘的設計，不同於前面所提到的雙層式 結構以傾斜平板，上下觸碰的方式達到接觸。此設計結構的作動方式為水平移動，
以橫向接觸的方式達到開關的功能，如圖 3.1。
淡紫色是整個元件的主要部分，包括中間的質量塊、四個角落的四根懸臂樑、
以及左上及右下的輸出端，四個懸臂樑中，只有兩個有接觸用途，剩下的兩個則 是用來平衡結構。綠色部分則是元件的支撐彈簧，採 Z 型結構設計，經由適當 設計，使得結構在垂直方向上的 k 值遠小於水平方向上，可以有效的限制結構之 運動方向。咖啡色部分為梳狀結構制動器，用以帶動整個結構。
圖 3.1 梳狀結構制動器微機電邏輯閘概要圖
3.1.2 梳狀結構制動器
梳狀結構為一種常見的 MEMS 結構，常用來做為制動器或感測器。一般常 見的梳狀結構制動器，如圖 3.2，藉由左右兩邊的電位不同產生靜電力，互相吸 引，垂直方向的靜電力會因為 finger 間距相同( d = d )而互相抵消，故結構只會 水平移動，且靜電力不受位移多寡影響。
圖 3.2 一般常見的梳狀結構運作方向
當 finger 間的距離不等( D > d )時，垂直部分的靜電力將無法被抵銷掉，結 構將以垂直運動為主，此現象被稱為 Pull-in，如圖 3.3，狀況嚴重的話會導致兩 邊 finger 互相碰撞，造成結構的損壞、電路短路等等。
為了以最小的電壓達到最大的位移，雖然 Pull-in 有可能造成元件短路、損 壞等等問題，但方法會比一般的運動方式的梳狀結構擁有更大的位移和較小的驅 動電壓。
在設計上，我們使接觸部分的間距小於梳狀結構 finger 間的間距。當今天梳 狀結構產生 Pull-in，往垂直方向移動時，接觸部分會比 finger 更早觸碰在一起，
限制了結構位移的最大極限，避免產生 finger 碰撞的問題。
圖 3.3 梳狀結構產生 Pull-in 時的運作方向
3.1.3 接觸懸臂樑
CMOS-MEMS 結構在釋放、懸浮之後，往往會因為應力殘留而導致翹曲，
倘若用一般的正面接觸方式，如圖 3.4，在元件釋放、懸浮以後，懸臂樑因為翹 曲問題，兩邊的高度不一定會一樣高，且間距也會變大，使得接觸變得困難，因 而無法運作。
圖 3.4 正面接觸示意圖
本設計採用側面接觸的方式，如圖 3.5。側面的接觸方式雖然無法避免翹曲 問題，但翹曲產生的高度和長度變化並不會直接影響側面接觸的間距。
圖 3.5 側面接觸示意圖
3.1.4 絕緣層
為了要達到邏輯功能，就像前面的雙層式微機電邏輯閘一樣，中間質量塊要 可以同時擁有兩個電位，故我們必須在中間設計絕緣層，如圖 3.6。絕緣層並沒 有畫在整個質量塊的正中間，是為了質量塊上半部跟下半部的 finger 數量不一致，
這也是之後結構能夠擁有邏輯功能的重點之一，後面將詳細說明。
圖 3.6 結構絕緣層示意圖
3.1.5 邏輯功能
如圖 3.7，梳狀結構的輸入配置是採用左右分開的，左邊為輸入端 A，右邊 則是 B。
圖 3.7 元件輸入端分配示意圖
梳狀結構並非全都是往同一個方向施力，有分成向上施力及向下施力兩種。
位於上方及中間區塊的梳狀結構皆是往下施力，而最下方的左右兩個則是向上施 力，如圖 3.8，如此一來便可利用梳狀結構 finger 數量不同，進而達到邏輯功能 的產生。
圖 3.8 梳狀結構施力方向示意圖
當 ( A , B ) 為 ( 1 , 1 ) 時，此時只有最下方的兩個梳狀結構有靜電力產生，
故結構會向上移動，從右邊的輸出端輸出 0 的訊號，如圖 3.9。若 ( A , B ) 為 ( 0 , 0 ) 則相反，輸出 1 的訊號，如圖 3.10。
圖 3.9 梳狀結構制動器微機電邏輯閘，輸入(A,B)為(1,1)
圖 3.10 梳狀結構制動器微機電邏輯閘，輸入(A,B)為(0,0)
當今天(A,B)是(1,0)時，因為電位差而產生靜電力的梳狀結構有右上、右中、
及左下，如圖 3.11。其中的右上、右中是向下施力，左下則是向上施力，力量相 對來的小，所以結構依然會向下移動，最後傳出 1 的訊號，如圖 3.12。(0,1)的結 果亦是如此，比較真值表可得知這是一個 NAND 閘。
圖 3.11 輸入(A,B)為(1,0)，有靜電力產生的梳狀結構制動器
圖 3.12 梳狀結構制動器微機電邏輯閘，輸入(A,B)為(1,0)
我們若將質量塊的上下電極互換，則此邏輯元件會從 NAND 閘變成一個 NOR 閘。如同前面的雙層式邏輯閘，只要改變電極的分配即可以用同一個機械 結構同時達到 NAND 與 NOR 兩種邏輯功能。
3.1.6 數學模型
為了達到小電壓產生最大位移量，ky勢必要越小越好，但如果毫無考慮的把 a、b、n 盡量提高，將造成 kx也變小，kx太小會讓結構容易產生水平位移，這是 我們不想要的。所幸 b 對於 ky的影響幅度較大，而 a 則是相對於 kx，故我們在 合理的情狀下，盡量增加 b 之長度，而 a 的長度則盡量縮短，使得 ky在較小的 情狀時，kx能維持在一定值，不至於讓結構太容易產生水平位移。
梳狀結構制動器主要是藉由靜電力運作，帶動整個結構，其靜電力的公式如 下：
其中，N 是有作用的 finger 數量，t 是 finger 厚度，L0是 finger 重疊的長度，
g1與 g2分別是 finger 之間的間距，如圖 3.14 所示：
圖 3.14 梳狀結構制動器的參數示意圖
由於在不同的輸入下，同時作用的 finger 數並不相同。其中，梳狀結構的數 量分配上，四個角落區塊個有 3 組，而位於兩邊中間的區塊則有 11 組，如圖 3.15。
當(A,B)為(1,1)時，只有中間與上半部的梳狀結構有作用力，此時的 N=28；而(0,0) 時剛好相反，只有最下面的梳狀結構有靜電力產生，此時 N=6；(1,0)、(0,1)的時 候同時會有向下施力跟向上施力的靜電力產生，有效的 N=11。
故我們得知，(A,B)為(0,0)時是 N 最小的時候，只有 6，只要能夠確保此時 的位移量可以達到接觸懸臂量的間隙，那其他情況也就沒有太大問題。
圖 3.15 梳狀結構制動器的數量分配示意圖
圖 3.16 是結構的彈性係數 k 與三種輸入訊號下之靜電力的關係圖：
3.2 後製程
這個設計仍然是以TSMC 0.35μm 2P4M CMOS-MEMS 標準製程進行製作完 成，圖 3.17 為 TSMC 剛送件回來的剖面圖，淡紫色為介電層 SiO2；咖啡色是鋁 金屬層；下方灰色部分則是矽基板。
(a) RLS 光罩圖形非等向性蝕刻：使用 CIC 所提供的 RLS 光罩圖形，以 CF4/O2
針對 SiO2做非等向性的垂直蝕刻，定義出元件的外形及蝕刻孔。
(b) RLS 光罩圖形等向性蝕刻：一樣是使用 CIC 所提供的 RLS 光罩圖形，但 這一種是等向性的乾蝕刻矽基板技術，利用 SF6電漿，等向性的蝕刻矽 基板，將微結構下方掏空，得以釋放、懸浮。到此後製程全部完成。
圖 3.17 TSMC 下線完的剖面圖
圖 3.17(a) RLS 光罩圖形非等向性蝕刻
圖 3.17(b) RLS 光罩圖形等向性蝕刻
第四章 結論
第五章 未來計畫
雙層式微機電邏輯閘，以 TiN 為接觸金屬的部分，之後會繼續完成，試出清 除 SiO2的所需要的蝕刻時間、以及確認 TiN 是否可以用做為接觸金屬用途、驅 動電壓大小、以及邏輯功能的有無等等。結合化鎳浸金技術的部分，由於現在沒 有蝕刻停止層，故此部分實驗將暫時停止，直到發現有蝕刻液可以只蝕刻 TiN、
Ti、W 而不傷害 Al，才得以繼續進行。
梳狀結構制動器微機電邏輯閘目前已下線為第一優先考量，在之後的模擬沒 問題後，便會申請下線製程，在完成 CIC 後製程後便可以開始進行驅動電壓與 邏輯功能的量測了。
參考文獻
[1] 半導體製程技術導論 修訂版, Hong Xiao 著, 羅正忠, 張鼎張 譯.
[2] A. Hirata, K. Machida, H. Kyuragi, and M. Meada, “A electrostatic micromechanical switch for logic operation in multichip modules on Si,”
Sensors and Actuators A:physical, vol. 80 no. 2, pp. 119 – 125, 2000.
[3] S. W. Lee, R. Johnstone, and A. M. Parameswaran, “MEMS mechanical logic units:design and fabrication with micragem and polymumps,” in Electrical and Computer Engineering, 2005. Canadian Conference on, 2005, pp. 1513 – 1516.
[4] Nipun Sinha, Timothy Jones, Zhijun Guo, Gianluca Piazza, “Demonstration of low voltage and functionally complete logic operations using body-biased complementary and ultra-thin AlN piezoelectric mechanical switches,” in Micro Electro Mechanical Systems(MEMS), 2010 IEEE 23rd International Conference on, 2010, pp. 751-754.
[5] Jaeseok Jeon, Vincent Pott, Hei Kam, Rhesa Nathanael, Elad Alon, Tsu-Jae King Liu, “Seesaw Relay Logic and Memory Circuits,” Journal of Microelectromechanical Systems, vol. 19, no.4, pp. 1012-1014, Aug. 2010.
[6] R. Nathanael, V. Pott, Hei Kam, Jaeseok Jeon, E. Alon, and T.-J. K. Liu,
“Four-Terminal-Relay Body-Biasing Schemes for Complementary Logic Circuits,” IEEE Electron Device Letters, vol. 31, no. 8, pp. 890-892, Aug.
2010.
[7] Gary Keith Fedder, “Simmulation of Microelectromechanical Systems,”
[8] Chun-Yin Tsai,Wei-Ting Kuo, Chi-Bao Lin and Tsung-Lin Chen, “Design and fabrication of MEMS logic gates,” Journal of Micromechanics and Microengineering, vol. 18, p. 045001, 2008.
[9] Chun-Yin Tsai, Tsung-Lin Chen, Hsin-Hao Liao, Chen-Fu Lin and Ying-Zong Juang, “Design and fabrication of a CMOS MEMS logic gate,” in " Photonics West technical Program," 25-27 January, in The Moscone Center San Francisco, California, USA, Proc. SPIE 7926, 79260I (2011)
[10] Chun-Yin Tsai and Tsung-Lin Chen, “Design, fabrication and calibration of anovel MEMS logic gate,” Journal of Micromechanics and Microengineering, vol. 20, p. 095021, 2010.
[11] C. C. Liu, J. L. Huang, “Manufacture and Properties of Electro-Conductive TiN-Si3N4 Particulate Composites,” Journal of Materials Science and Engineering, Vol. 34, No. 1, pp. 61-65 (2002)
[12] 張家維, “以金屬蒸氣真空弧離子佈植技術進行氮化鈦微結構之研究, ” 國 立成功大學 微機電系統工程研究所. (2006)
[13] Bruce L. Cain, William J. Croisant, “Electrical contact resistance of titanium nitride coatings for electromagnetic shielding applications, “ Surface and Coatings Technology 82 (1996) 83-89
[14] Li-Jian Meng, M.P. dos Santos, “Characterization of titanium nitride films prepared by d.c. reactive magnetron sputtering at different nitrogen pressures, ” Surface and Coatings Technology 90 (1997) 64-70
[15] 無電鍍鈷鎢磷與鎳磷薄膜之微觀結構對擴散阻障能力影響之研究
[16] 無電鍍 NiP 析鍍於矽基材及應用於生長奈米碳纖之研究
[17] 林伯晉, “利用 CMOS-MEMS 與化鎳浸金製程設計製作低損耗與高隔離度 射頻開關及可變電容” 國立台北科技大學 機械整合所 (2009).
[17] 林伯晉, “利用 CMOS-MEMS 與化鎳浸金製程設計製作低損耗與高隔離度 射頻開關及可變電容” 國立台北科技大學 機械整合所 (2009).