• 沒有找到結果。

張原銘心得

在文檔中 數位電路設計 (頁 33-41)

開始作這個專題時,讓我真的覺得萬事起頭難,因為雖然 RS232 在生活中使用電腦時,都會不經意的用到,可是我對他卻沒有 一個大概的認識,一直到開始作這專題時,必須要開始收集相關的資 料,才慢慢開始了解這個最普遍的介面。

因為我們是兩個同學分工合作,我是負責 PC 端將資料送出 的,而鄭凱元同學是負責 RS232 的 VHDL 也就是 UP1 端,當我們各自 完成自己的工作時,卻發現無法直接將兩端組合起來,因為電壓的問 題,讓我們必須要去接觸兩個從沒用過的 IC,來架在 PC 端和 UP1 間,

就算找到他的資料,我們也不知道要如何使用,在這個階段,也急不 得,只能先多看一點相關的資料,在心裡有個大概的架構,才開始著 手畫這電路,接著焊接上去就完成了。

這個專題不僅讓我了解 Rs232,也讓我接觸到,資訊系較少 接觸到的硬體部分,像是洗 PCB 電路板。雖然我的的專題並不是很驚 天動地的題目,不過學著從學習,計畫到完成一件事情是很可貴的經 驗,我覺得這才是專題的意義所在。

8.2 鄭凱元心得

這次的做專題的過程中,我覺得我學到了不少東西,一方面 是有關 RS232 傳送資料的方法,也利用到 MC1488 和 MC1489 來升 降壓,也才有機會洗電路板,洗電路板的經驗是讓我覺得最有趣 的時候,也是最有成就感的時候,還有有關 VHDLcode 的知識,

雖然 code 是直接利用學長給我的 code,但也是有下了一番工夫,

才開始對 RS232 的傳輸模式有些基本的概念。

我覺得收穫最大的是學會如何與人溝通和合作,就像王益文 老師所說的,台灣的學生不懂得表達自己的想法,所以別人不懂 你知道多少東西,也更不可能和你有進一步的合作。這一次專題 能夠完成,現在想起來還是王益文老師給我們的機會,實在非常 感謝老師。除此之外,和學長的互動,以及和團隊的合作都是密 不可分的,我很高興有機會能夠完成這次的專題,一切的努力都 是值得的。

附錄A.Altera Max + plus II 工具簡介

我們使用Altera 公司所開發的MAX plus II 的FPGA 設 計軟體,來說明如何使用VHDL 電路設計語言,來設計Altera 公司所提供的FPGA ,我們所使用的版本為10.1 版。

。MAX+Plus II 所支援的功能項目

1.Graphic Editor 2.Symbol Editor 3.Waveform Editor

4.Text Editor (with AHDL or VHDL templates) 5.Floorplan Editor

6.Compiler 7.Simulator 8.Timing Analyzer

操作的流程如下:

[STEP 1]:建立專案

選擇[File\Project\Name] 出現如下的對話匡

這時鍵入你所要建立的專案名稱,在這要注意的是這個 名稱, 一定要和你的VHDL主檔案的檔名一樣,否則將 無法順利編譯。

[STEP 2]:建立 VHDL 檔(*.vhd)

選擇[File\New] 出現如下的 New 對話盒,

點選 Text Editor file,表示要建立文字型態的檔案,

按 OK 決定後,會出現一個空白的文字編輯器,接著再 選擇[File\Save As] 出現如下對話盒

將副檔名改為VHD後存入即可(副檔名要自己改)。現在 你已經可以開始建立你的VHDL元件了。

VHDL 除錯

在除錯方面,Max+Plus2 並沒有提供很直接的工具,這使得 如果我們想知道中間的傳輸訊號值時,變的不方便,我的作法是 將想要知道的訊號線,在其名稱前加上 “db” 當做這元件的一隻 輸出腳,例如:有一訊號 WriteReg ,我想知道他的值,但是他 並非一般的輸出腳,於時我便會做一隻假的輸出腳,名為

dbWriteReg 並將他加到元件的輸出中。

但是如果元件的接腳太多,或是元件太大,這時如果加太多 的”db”腳會使編譯器無法順利完成Compiler 的動作,這時就只 好刪除一些”db”腳,或換一顆較大的模擬晶片。

[STEP 3]:編譯程式

選擇[Max+Plus2\Compiler]出現Compiler對話盒,

按下Start 開始編譯,有錯誤時,將在下面產生Message

Box 來告知你,當這六大編譯項目都通過時,你就可以 開始檢驗你的時序圖了。

[STEP 4]:建立時序分析圖 (*.scf)

選擇[File\New] 出現剛才的New對話盒,這時候選擇 WaveFormEditor file 出現波形分析器,將要分析的接腳 用加入這個檔案中,給定輸入的準位值,即可。

[STEP 5]:時序圖的分析

選擇[Max+Plus2\Simulator] 出現如下的對話匡

決定Start Time和 End Time後按下Start便可進行分 析,點選 Open SCF便可觀察結果。

[STEP 6]:Floorplan

選擇[Max+Plus2\Floorplan Editor] 出現如下

完成 Floorplan 後重新 Compile 一次,再把排線與 UP1 和電腦 print port 連接。

[STEP 7]:程式的燒錄

在 Menu bar->選取 MAXplus II->選取 programmer->按 cancel 取消 hardware 設定

在 Menu bar->選取 options ->選取 hardware setup -> 在 hardware type 中選取 byteblaster(MV)->確定 parallel port 為 LPT1 後按 OK

依照下面步驟設定燒錄檔:

在 Menu bar->選取 JTAG -> 選取 Multi Device JTAG Chain Setup ->在 programming file name 中點選 Select programming file 點選 lab1.sof 後按 OK-> 在 Multi Device JTAG Chain Setup 中按下 Add->按下 JCF 儲存->儲存完畢 後按下 OK,最後在 programmer 中按下 program 即進行 燒錄。圖形如下:

附錄 B 參考書籍和資料來源

參考書籍:

[1]范逸之﹑江文賢﹑陳立元編著,C++ Builder 與 RS232 串列 通訊控制,文魁資訊股份有限公司,2002 年 1 月。

參考網站:

[1] http://www.national.com [2] http://www.ee.ualberta.ca

在文檔中 數位電路設計 (頁 33-41)

相關文件