四、 結果與討論
4.2 微觀結構觀察
圖 4.1 700℃ 2hr 接合介面形態
圖 4.2 700℃ 2hr 接合介面形態(高解析影像)
Si GaAs
GaAs
Si
圖 4.3 800℃ 2hr 接合介面形態
圖 4.4 800℃ 2hr 接合介面形態(高解析影像)
Si GaAs GaAs
Si
圖 4.5 900℃ 2hr 接合介面形態
圖 4.6 900℃ 2hr 接合介面形態(高解析影像)
Si GaAs
GaAs
Si
圖 4.7 800℃ 5hr 接合介面形態
圖 4.7 800℃ 5hr 接合介面形態(高解析影像)
Si GaAs
GaAs
Si
將退火溫度 700、800、900℃，退火時間 2 小時的試片視為同一組，可 觀察到，700℃的介面非晶質厚度約 12 奈米左右，且介面非晶質區域呈現 一個連續完整的的平面，厚度上無明顯的差異；800℃的介面非晶質厚度約 3~5 奈米左右，亦是一個連續的完整平面，而 900℃非晶質區域厚度不到 1nm，甚至幾乎觀察不到介面非晶質的存在，大部分的介面可視為完美接合 的區域。總合來說，可以觀察到一個明顯的趨勢，在 2 小時退火的條件下，
隨著退火溫度的上升，介面非晶質區域厚度是變薄的。接著觀察 800℃2 小 時退火以及 5 小時退火的試片，發現相較於溫度的改變，退火時間拉長對 於介面非晶質的厚度沒有很大的影響，但是原本連續的完整平面演變成部 分完美接合部分仍有非晶質區域的介面[21]，此種變化可由下圖表示；
圖 4.8 非晶質區域聚集現象示意圖[21]
以自由能的觀點分析，當有一異質物質存在本體的三維空間中，將形 成球體來降低表面能與總自由能，若是存在在三維空間的邊界上，將形成 帽狀(cap)來降低能量，我們可將砷化鎵與矽的表面視為三維空間的邊界，
非晶質視為異質物質，非晶質將頃向形成雙帽狀(double cap)來降低總能 量。因此，隨著時間的變化，介面非晶質將因自由能的趨勢聚集成球狀，
非晶質擴散留下的空位將由砷化鎵或矽基材內部的原子擴散來填補，進而 形成完美接合的區域，這種現象解釋了在 800℃5 小時退火下的試片會觀察 到完整接合面與球狀聚集非晶質區域交替排列的介面形貌，若在後續的實 驗中，加長退火時間，期望可以觀察到更明顯的聚集現象。
4.3 介面成分分析
我們對 700、800、900℃的介面非晶質區域做 EDX 分析，可得結果如下：
圖 4.9 700℃ 2hr 非晶質區域成分分析
Element Weight% Atomic%
O K 10.74 30.96
圖 4.10 800℃ 2hr 非晶質區域成分分析
Element Weight% Atomic%
O K 3.03 10.90 Si K 9.45 19.35 Ga K 45.86 37.80 As K 41.65 31.95 Totals 100.00
Element Weight% Atomic%
O K 0.85 3.54
Si K 3.49 8.25
Ga K 49.89 47.58
As K 45.77 40.62
Totals 100.00
經由 EDX 成分分析，可發現在介面處都有氧的訊號；在矽/矽晶圓接合
Element Weight% Atomic% Weight% Atomic%
O K 0.39 0.68 1.44 2.86 Si K 99.61 99.32 77.25 87.54
Ga K 17.11 7.81
As K 4.21 1.79
Totals 100.00 100.00
圖 4.12 矽端 EDX 成分分析
700 ℃ 900℃
Element Weight% Atomic% Weight% Atomic%
O K 0.45 1.97 0.97 4.06 Si K 1.49 3.69 2.72 6.49 Ga K 48.99 48.83 49.83 47.88 As K 49.06 45.51 46.48 41.57
Totals 100.00 100.00
圖 4.13 砷化鎵端 EDX 成分分析
4.4 電性量測分析
電性量測時，偏壓施加在矽端，砷化鎵端接地，所得結果如下圖：
圖 4.14 700~900℃ 電流-電壓特性圖
我們將把電流－電壓特性圖分為三個部分做分析 1. 高偏壓量測下電阻值。(以橢圓形框起部分)
2. 正偏壓時的 turn-on voltage。(以三角框起部分)
3. 負偏壓時的 break-down voltage。(以長方形框起部分)
4.4-1 高偏壓量測下電阻值
我們可發現，在高正偏壓與高負偏壓時的電流－電壓特性曲線呈現對 稱，因此我們在此將單獨對高正偏壓部分做分析。由電流－電壓特性曲線 的斜率可得到一項趨勢，隨著溫度的上升，系統的阻值將降低；在介面成 份分析中我們提到，介面的非晶質區域主要以 SiO2與 Ga2O3兩種氧化物為主 要組成，不論是砷化鎵或是矽的氧化物，電阻相較於砷化鎵與矽本體來說 都大很多，這表示著，若是介面的非晶質區域越厚，電子流過時所遇的阻 值將越大。因此由 TEM 的微觀結構分析可得知，隨著退火溫度的上升，介 面非晶質區域將變薄，系統的阻值將越小，符合我們在電性上量測出的結 果。
Vacuum level Vacuum level
Φ =4.07 Φ =4.05
GaAs Si
GaAs Si
4.4-2 能帶對準
在討論正偏壓與負偏壓時的電流－電壓特性曲線前，我們要先了解能 帶對準的問題；兩種不同能帶的半導體材料形成接面時，必須考慮能帶對 準對兩側偏壓所造成的影響，參考文獻[23] 中所畫的能帶對準圖，我們可得 到 n-Si 與 n-GaAs 形成接面時的能帶圖:
圖 4.15 n-Si/n-GaAs 接面能帶圖
在量測時偏壓施加在矽端，砷化鎵接地，因此在正偏壓時，電子受到 電場的驅動下，將從砷化鎵端流向矽端，在負偏壓時，電子將從矽端流向 砷化鎵端，由能帶圖可得知，電子由砷化鎵端流向矽端與從矽端流向砷化 鎵端時所遇到的能障是不相同的，施加不同偏壓時所遇到的能障問題，將 是我們後續的討論重點。
4.4-3 正偏壓下電流電壓特性曲線
取 0~5.5v 的區域觀察正偏壓下的電壓－電流曲線，所得結果如圖 4.16 所示，可觀察到，在不同的退火溫度下，電壓－電流曲線將表現出差不多 的 turn-on voltage，以下我們將以
1. EL2
2. Si 擴散
這兩點對正向偏壓時能帶的影響做討論
Voltage (V) Voltage (V)
Current (A)
4.4-4 EL2 對正偏壓下電流電壓特性曲線影響
EL2 是在砷化鎵中，砷取代鎵位置所形成的錯位缺陷，以 AsGa表示，AsGa 錯位缺陷常被解釋為深位施體能階 (deep-level donor center, EL2) ［24］， 以下式可以表示之［25］：
Ａs
As+ V
Ga←→ As
Ga+ V
As上式中的 AsAs表示砷位於正常位置，VGa表示鎵原子之空缺，VAs即是砷 原子位置之空缺，另一方面，當砷原子增加時這種缺陷的濃度跟著增加［26］， GaAs 錯位缺陷則會形成一個雙重受體 (Acceptor)，換句話說就是可以抓住 兩個電洞。當砷化鎵晶片在進行高溫製程時砷的蒸發速率大約是鎵的 2.5 倍 (於 827 ºC) ［27］，因此，經過高溫製程過後砷原子的濃度將會大大降低，
這 也 意 味 著 EL2 的 濃 度 將 會 下 降 。 因 此 ， 當 砷 化 鎵 晶 片 是 半 絕 緣 (Semi-Insulator) ， 砷 原 子 的 蒸 發 將 會 使 晶 片 表 片 產 生 電 性 轉 化 (Conversion)，原本為半絕緣的晶片其表面將變成為 p 型的，在我們的實 驗中，EL2 濃度的下降將使得ｎ形砷化鎵變得較偏中性，以ｎ→ｎ- 表示。
根據 EL2 的特性，我們的試片在 900℃兩小時退火條件下，砷化鎵端將 發生ｎ→ｎ-的變化，這使得原本ｎ形砷化鎵的費米能階(Fermi-level)將降 低，與矽形成接面做能帶對準後(圖 4.17)，可發現在正偏壓情況下，電子 由砷化鎵流向矽端所遇到的能障將降低，能障降低表示施加較小的偏壓電
子即可獲得足夠的能量克服能障流向矽端，在電性上的表現上會具有較小 的 turn-on voltage，但是量測出的電壓－電流曲線表現出相同的 turn-on voltage，我們接著將以矽在砷化鎵中的擴散做進一步解釋。
圖 4.17 EL2 對 n-Si/n-GaAs 接面能帶影響
4.4-5 矽在砷化鎵中擴散對正偏壓下電流電壓特性曲線影響
矽在砷化鎵中的參雜，是一種雙性參雜，主要以兩種形式表示，矽取 代鎵位置形成的 Si+Ga 予體，矽取代砷位置形成的 Si-As 受體，可視為ｎ型的 參雜以及ｐ型的參雜；當砷化鎵中的矽濃度較低時，參雜的形式將是以 Si+Ga
GaAs Si
e -
Vacuum level
Φ =4.07 Φ =4.05
GaAs Si
以伴隨著 VGa3- 擴散的形式(Si+Ga - VGa3-)為最主要的擴散方式[29]。在 EDX 的 成份分析中(圖 4.18)，隨著退火溫度增加，在砷化鎵端可發現矽含量的增 加，同時加長退火時間可得到更大的矽含量變化，若將 EL2 的反應式加入
討論，
As
As+ V
Ga←→ As
Ga+ V
As，隨著 EL2 濃度的減少，VGa的濃度 將增加，這也意味著矽的擴散將變得更容易，表示在高溫退火下，矽的確 會發生擴散至砷化鎵中的現象。而矽在砷化鎵中將表現成ｎ型的參雜，使 得原本ｎ型的砷化鎵變得更加ｎ型，以ｎ→ｎ＋ 表示，在能帶上將使得費 米能階提高，和矽形成接面做能帶對準後，可發現在正偏壓情況下，電子 由砷化鎵流向矽端所遇到的能障將提高(圖 4.19)，能障提高表示必須施加 較高的偏壓電子方可獲得足夠的能量克服能障流向矽端，在電性上的表現 上會具有較大的 turn-on voltage，這和 EL2 所造成的影響恰恰相反。總合 EL2 以及矽擴散造成的影響，我們得到：
1. EL2 濃度降低，ｎ→ｎ-，能障提高，turn-on voltage 提高。
2. 矽擴散至砷化鎵，ｎ→ｎ＋，能障降低，turn-on voltage 降低。
由於此兩種因素的影響恰好相反，使得在正偏壓下，無論試片的退火溫度 為何，在電壓－電流特性上均有差不多的 turn-on voltage。
圖 4.18 砷化鎵端矽含量變化圖
圖 4.19 矽擴散至砷化鎵對 n-Si/n-GaAs 接面能帶影響
4.4-6 負偏壓下電壓-電流特性曲線
取 0~-7v 時的電壓-電流特性曲線，結果如圖 4.20 所示，可發現隨著 溫度的上升，崩潰電壓(break-down voltage)將增加的趨勢，我們將以因
700℃2hr 900℃2hr 800℃5hr
Si% 3.69 6.49 11.97
GaAs Si
e -
Vacuum level
Φ =4.07 Φ =4.05
GaAs Si
4.20 負偏壓電壓－電流特性曲線
在 TFT(thin film transistor)中，漏電流的產生可由 channel 和 drain 端間的 trap state 所造成[30]，主要可分為在低偏壓下，電子經熱激發而造 成的漏電流(thermionic emission)，小偏壓下，電子先經由熱激發在被電 場驅動造成的漏電流(thermionic field emission)，以及在大偏壓下電子 受電場驅動而直接穿隧過能障產生的漏電流(pure tunneling)，不論那種 機制，均是透過捕捉中心(trap state)，使得電子可透過捕捉中心做為踏
非晶質區域即扮演著捕捉中心的的角色，由能帶圖可得知，施加負偏壓時 電子由矽端往砷化鎵端流動所需克服的能障比施加正偏壓時電子由砷化鎵 端流向矽端所需克服的能量來的大，此時捕捉中心帶來的影響就比在正偏 壓時來得重要許多，當電壓還未施加到足以讓電子克服能障往砷化鎵端流 動時，電子會傾向透過捕捉中心而流通。根據 TEM 的介面微觀結構觀察結 果，可得到隨著退火溫度降低，介面非晶質區域越厚的結果，介面非晶質 越厚也表示介面的捕捉中心越多，意味著將有更多的電子會以透過捕捉中 心的方式導通，因此在負偏壓的電性曲線上，我們可以發現當退火溫度降 低，崩潰電壓(break-down voltage)將會越小，電流將更快的導通。
圖 4.21 負偏壓下電子透過 trap state 導通示意圖
Flow through
e
-GaAs Si
Trap state
Barrier
五.結論 需跨越的能障將不變，因此 turn-on voltage 無差異；施加負偏壓時，隨 著退火溫度降低，介面非晶質區域越厚，介面的 trap state 也越多，電子 較易透過 trap state 而導通，因此越低的退火溫度下可得到較小的
break-down voltage。
六.未來工作
接合條件方面，期望利用較薄的矽晶圓改善在低溫時接合強度不夠的 現象，將研究的範圍延伸至 500~900℃。
由於我們很多分析方式牽涉到微量原子的擴散，後續的實驗可利用 ESCA 或 SIMS 做微量原素的綜深分析，得到精準的擴散梯度，可幫助我們解 釋在電性上所觀察到的現象。
由於我們很多分析方式牽涉到微量原子的擴散，後續的實驗可利用 ESCA 或 SIMS 做微量原素的綜深分析，得到精準的擴散梯度，可幫助我們解 釋在電性上所觀察到的現象。