掛載在 APB 週邊設備匯流排上的所有模組包括：

GPIO 控制器模組

計時器、即時時鐘和時間基準信號發生模組看門狗模組

SPI 串列匯流排控制器 SIO 串列匯流排控制器 I2C 串列匯流排控制器 I2S 主/從控制器 UART 控制器 USB 主/從控制器 SD 卡控制器

Nand 型 Flash 控制器 9 通道 12 位 A/D 轉換器

3.4 記憶體對映

SPCE3200 採用基於哈佛結構的 S+core7 處理器內核，處理器內部匯流排實行資料和指令獨

立定址，CPU 透過分別的匯流排實現對資料和程式的存取。需要注意的是，雖然處理器內核

採用獨立的資料匯流排和指令匯流排，但處理器採用固定記憶體對映（Fixed-MMU）模式對

應於週邊設備模組和外部實體記憶體，從而變為週邊設備的統一定址。在晶片上電之後，提

供給用戶經過如圖 3-3所示的記憶體對映之後的虛擬位址空間。

嵌入式微處理器 SPCE3200 原理及應用

2MB

512MB 2GB Reserved

~1GB

0x0000_0000 0x7FFF_FFFF 0xA000_0000 0xC000_0000 0xFF00_0000 0xFFFF_FFFF

Debug space

Kernel space Noncacheable

User Space Cacheable Kernel space

Cacheable Kernel space

Cacheable

Physical Virtual

0x0000_0000 0x2000_0000 0xA000_0000 0xC000_0000 0xFF00_0000 0xFFFF_FFFF

0x9F00_0000^Reset

圖 3-3 SPCE3200 的記憶體對映示意圖

SPCE3200 為每個片內週邊設備分配了 32K 的空間，位於虛擬位址 0x88000000 開始的位址空間。這些 32K 的空間包含了各個週邊設備的控制暫存器和資料暫存器等，用戶可以直接存取這些位址來控制各個週邊設備的工作。每個週邊設備分配的位址空間如表 3-2所示。

表 3-2 SPCE3200 週邊設備位址空間分配表

位址空間 週邊設備名稱 位址空間 週邊設備名稱

0x88000000~0x8800FFFF CSI 0x88161000~0x88161FFF TIMER1 0x88030000~0x8803FFFF TV 編碼器 0x88162000~0x88162FFF TIMER2 0x88040000~0x8804FFFF LCD 驅動器 0x88163000~0x88163FFF TIMER3 0x88070000~0x8807FFFF MIU 0x88164000~0x88164FFF TIMER4 0x88080000~0x8808FFFF APBDMA 0x88165000~0x88165FFF TIMER5 0x88090000~0x8809FFFF 緩衝區控制器 0x88166000~0x88166FFF RTC 0x880A0000~0x880AFFFF IRQ 控制器 0x88170000~0x8817FFFF 看門狗 0x880C0000~0x880CFFFF LDMDMA 0x88180000~0x8818FFFF SD 卡控制器 0x880D0000~0x880DFFFF BLNDMA 0x88190000~0x8819FFFF Nand 型 Flash 控制器 0x880F0000~0x880FFFFF AHB 譯碼器 0x881A0000~0x881AFFFF A/D 轉換器

0x88100000~0x8810FFFF GPIO 控制器 0x881B0000~0x881BFFFF USB Device 控制器

嵌入式微處理器 SPCE3200 原理及應用

位址空間 週邊設備名稱 位址空間 週邊設備名稱

0x88110000~0x8811FFFF SPI 控制器 0x881C0000~0x881CFFFF USB Host 控制器 0x88120000~0x8812FFFF SIO 控制器 0x88200000~0x8820FFFF 軟體配置控制器 0x88130000~0x8813FFFF I2C 控制器 0x88210000~0x8821FFFF 時鐘控制器

0x88140000~0x8814FFFF I2S 控制器 0x88220000~0x8822FFFF MPEG4 編碼譯碼控制器

0x88150000~0x8815FFFF UART 0x88230000~0x8823FFFF MIU2 0x88160000~0x88160FFF TIMER0 0x88240000~0x8824FFFF ECC 檢查控制器

在 SPCE3200 內部還具有 8KB 的 RAM（Local Data Memory）和 32KB 的 Flash ROM（Local Instruction Memory）。在系統重設後，內部 RAM 被定位在 0xA0000000 開始的 8KB 位址空間內，內部 Flash ROM 被定位在 0x9F000000 開始的 32KB 位址空間內，程式將從內部的 Flash ROM 開始執行。同時，用戶可以使用 cache 指令重新為內部 RAM 和內部 ROM 指定對映位址空間，詳細請參考指令系統一章中關於 cache 指令的描述。

3.5 鎖相環 PLL 與時鐘發生器 CKG

3.5.1 鎖相環 PLL

SPCE3200 依靠外部的一顆 27MHz 的晶振和一顆 32768Hz 的即時時鐘晶振維持整個系統的運轉。其中，27MHz 晶振可以直接為 APB 匯流排及其上的 APB 週邊設備等模組提供工作頻率，32768Hz 的即時時鐘晶振可以為 Watch-Dog、Timer、RTC 和 TimeBase 等模組直接提供工作頻率。

同時，SPCE3200 還內嵌三個 PLL 電路，分別稱之為 PLLU、PLLV 和 PLLA。三個 PLL 電

路可以將 27MHz 的晶振頻率倍頻到不同的頻率。如圖 3-4所示。

嵌入式微處理器 SPCE3200 原理及應用

27MHz晶振 PLLV

b3 b2 b1 b0 P_PLLV_FREQUENCY fPLLV<=162MHz PLLA

PLLU

b0 P_PLLAU_CONF b0 P_PLLAU_CONF

fPLLA=73.728，

67.6766MHz f_PLLU=48MHz

圖 3-4 PLL 電路框圖

經過 PLLV 倍頻之後可以輸出最大至 162MHz 的頻率主要提供給 CPU 及 AHB 匯流排和週邊設備使用。

PLLA 電路將 27MHz 倍頻至 67.6766MHz 或 73.728MHz。

PLLU 電路為 USB 等模組提供 48MHz 的時鐘頻率。

在系統上電後，僅 PLLV 電路處於工作狀態並為片內包括 CPU、MIU（Memory Interface Unit——記憶體介面單元）、APBDMA 和軟體配置模組等在內的主要模組提供工作時鐘。當用戶需要使用某個週邊設備時，必須為該週邊設備接通工作時鐘。SPCE3200 內部的 PLL 控制器控制著所有週邊設備的工作時鐘的通斷，表 3-3描述了每個片內週邊設備的工作時鐘通斷控制暫存器。

表 3-3 SPCE3200 週邊設備工作時鐘通斷控制暫存器

暫存器位址 週邊設備名稱 暫存器位址 週邊設備名稱

0x88210018 CSI 0x88210070 TIMER1 0x88210020 TV 編碼器 0x88210074 TIMER2 0x88210034 LCD 驅動器 0x88210078 TIMER3 0x882100D4 EPP 0x8821007C TIMER4 0x88210058 APBDMA 0x88210080 TIMER5 0x882100C8 緩衝區控制器 0x88210088 RTC 0x882100E0 TimeBase 0x88210084 看門狗

嵌入式微處理器 SPCE3200 原理及應用

暫存器位址 週邊設備名稱 暫存器位址 週邊設備名稱

0x882100CC LDMDMA 0x882100A4 SD 卡控制器

0x88210050 BLNDMA 0x882100A8 Nand 型 Flash 控制器 0x88210098 SPI 控制器 0x882100AC A/D 轉換器

0x882100A0 SIO 控制器 0x88210064 USB 0x88210094 I2C 控制器 0x882100FC 軟體配置控制器 0x8821008C I2S 控制器 0x882100EC MPEG4 編碼譯碼控制器 0x8821005C UART 0x882100BC PLLA&PLLU 0x8821006C TIMER0 0x88210114 32768 晶振

3.5.2 時鐘發生器 CKG

經過三個 PLL 電路倍頻之後的時鐘信號被送至時鐘發生器單元，並在這裏將時鐘分頻，分配給 SPCE3200 各個片上模組使用。其中，AHB 匯流排及其週邊設備由 PLLV 或 PLLA 經過 CKG 電路分頻提供工作頻率，均工作在相同的頻率下；APB 匯流排及其週邊設備，除 A/D 轉換器和看門狗模組外，均工作於 27MHz 頻率下，計時器模組也可以使用 32768Hz 即時時鐘晶振提供工作頻率； A/D 轉換器可以選擇由 PLLU 或 PLLA 經過 CKG 電路分頻提供工作頻率；看門狗則由 32768Hz 時鐘晶振提供工作頻率。

CKG 時鐘發生器單元為可以選擇工作頻率的某些模組提供了相應的控制暫存器，表 3-4描述了這些模組的工作頻率選擇暫存器。

表 3-4 SPCE3200 週邊設備工作時鐘選擇暫存器

暫存器位址 週邊設備名稱 暫存器位址 週邊設備名稱

0x88210004 CPU 0x882100B0 ADC 0x8821000C MIU 0x882100B8 PLLV

0x8821001C CSI 0x882100BC PLLAU

0x8821002C JPEG 0x882100DC Sleep 0x88210038 LCD 0x882100E4 Timer

0x88210090 I2S 0x882100F0 MPEG4

3.5.3 暫存器描述

與各個模組相關的時鐘通斷控制暫存器和頻率選擇暫存器請參考各個功能部件章節，這裏僅

介紹 CPU、AHB 匯流排、PLLV、PLLA、PLLU 以及 32768Hz 即時時鐘晶振等相關的時鐘

嵌入式微處理器 SPCE3200 原理及應用

配置暫存器。

在文檔中嵌入式微處理器 (頁 103-108)

掛載在 APB 週邊設備匯流排上的所有模組包括：

GPIO 控制器模組

計時器、即時時鐘和時間基準信號發生模組 看門狗模組

SPI 串列匯流排控制器 SIO 串列匯流排控制器 I2C 串列匯流排控制器 I2S 主/從控制器 UART 控制器 USB 主/從控制器 SD 卡控制器

Nand 型 Flash 控制器 9 通道 12 位 A/D 轉換器

3.4 記憶體對映

SPCE3200 採用基於哈佛結構的 S+core7 處理器內核，處理器內部匯流排實行資料和指令獨

立定址，CPU 透過分別的匯流排實現對資料和程式的存取。需要注意的是，雖然處理器內核

採用獨立的資料匯流排和指令匯流排，但處理器採用固定記憶體對映（Fixed-MMU）模式對

應於週邊設備模組和外部實體記憶體，從而變為週邊設備的統一定址。在晶片上電之後，提

供給用戶經過如圖 3-3所示的記憶體對映之後的虛擬位址空間。

3.5 鎖相環 PLL 與時鐘發生器 CKG

3.5.1 鎖相環 PLL

同時，SPCE3200 還內嵌三個 PLL 電路，分別稱之為 PLLU、PLLV 和 PLLA。三個 PLL 電

路可以將 27MHz 的晶振頻率倍頻到不同的頻率。如圖 3-4所示。

經過 PLLV 倍頻之後可以輸出最大至 162MHz 的頻率主要提供給 CPU 及 AHB 匯流排和週邊 設備使用。

PLLA 電路將 27MHz 倍頻至 67.6766MHz 或 73.728MHz。

PLLU 電路為 USB 等模組提供 48MHz 的時鐘頻率。

3.5.2 時鐘發生器 CKG

CKG 時鐘發生器單元為可以選擇工作頻率的某些模組提供了相應的控制暫存器，表 3-4描述 了這些模組的工作頻率選擇暫存器。

3.5.3 暫存器描述

與各個模組相關的時鐘通斷控制暫存器和頻率選擇暫存器請參考各個功能部件章節，這裏僅

介紹 CPU、AHB 匯流排、PLLV、PLLA、PLLU 以及 32768Hz 即時時鐘晶振等相關的時鐘

配置暫存器。

計時器、即時時鐘和時間基準信號發生模組看門狗模組

經過 PLLV 倍頻之後可以輸出最大至 162MHz 的頻率主要提供給 CPU 及 AHB 匯流排和週邊設備使用。

CKG 時鐘發生器單元為可以選擇工作頻率的某些模組提供了相應的控制暫存器，表 3-4描述了這些模組的工作頻率選擇暫存器。