2-1 電子封裝發展
電子封裝技術是電子產業相當重要的一環，主要功能是將訊號從 電子元件經由基板的連線傳遞到外部的其他元件，達到電力及訊號傳 送的效果。隨著電子通訊產品效能需求提升與體積的縮小，使得晶片 的體積也必須跟著縮小與提高I/O 數目，從早期的打線接合(wire bonding)技術，如圖 2-1-1 所示，只能在晶片(chip)周圍連接導線，使得 接點受到限制而不能加以利用晶片中央的部分，且訊號傳遞路徑過 長；到可以利用晶片大部分面積增加I/O 數目，且減少外接導線長度與 體積的覆晶接合(Flip-chip)技術，如圖 2-1-2 所示。然而隨著半導體技 術走向奈米化，奈米晶片的發展使得對應的構裝技術面臨重大的挑 戰，包括高頻高速、穩定的電源供應、熱的移除、IC 與基板密度的差 異等議題，促使構裝技術必須以變革來因應，而三維積體電路堆疊技 術無疑是成為發展新型構裝技術的重點項目。
2-2 三維積體電路堆疊技術
三維積體電路的概念並不是近幾年才出現的，由於三維積體電路
晶片整合的優點，所以早在幾年前就已經有相關的技術出現。例如系 統構裝(system in packing, SiP)，將不同種類的元件堆疊，再用引腳連接 各層，而將不同種類的元件混載於同一構裝內；或者是利用系統積層 (system on chip, SoC)，將不同種類的元件平行放置在同一個基板上，
再用導線連接各個元件。然後這兩種方式都會因為連接各元件的導線 太長使得訊號傳輸慢且有雜訊，因此產生了直通矽晶穿孔
(through-silicon via, TSV)技術，它是將不同的元件堆疊起來後，在矽晶 片中作出一個垂直的通道來導通各層的元件，達到低功耗、效能提升 且整合晶片的效果，SiP、SoC 和 TSV 的示意圖如圖 2-2-1 所示。知道 如何將不同種類的元件晶片連接整合之後，我們還必須知道如何將晶 片堆疊起來，而目前所使用的三維積體電路堆疊技術有三種，層疊式 晶片堆疊(chip on chip, CoC)、(chip on wafer, CoW)、(wafer on wafer, WoW)，CoC 技術是將晶片一個一個的上下對接，所以花的時間最多但
2-3 Sn-Ag 合金
由於傳統的錫鉛銲料(Sn-Pb solder)之鉛會對環境及人體造成危 害，因此積極開發無鉛銲錫(Lead-free solder)以取代傳統的錫鉛銲錫，
目前開發出來的無鉛銲錫合金有錫銀(Sn-Ag)、錫銅(Sn-Cu)、錫銀銅 (Sn-Ag-Cu)、錫鉍(Sn-Bi)、錫銦(Sn-In)、錫鋅(Sn-Zn)、錫金(Sn-Au)等。
其中Sn-Ag 系二元合金銲錫比起傳統的錫鉛銲錫具有良好拉伸、潛變、
疲勞等的機械性質[5-9]，為目前可取代共晶錫鉛銲錫的熱門材料之一。
使SnAg 無鉛銲錫有良好的機械性質，其中 Ag 的添加為主要的原因
[4,10]，由於約數個μm 以下的 Ag3Sn 界金屬化合物，均勻的分散在樹枝
球狀(dendritic globules)的錫基底(β-Sn matrix)周圍，也由於分散強化 之故，所以Sn-Ag 系合金有較優於傳統錫鉛合金的機械性質。
然而，在銲錫中添加太多 Ag 反而會造成銲錫的機械性質下降，從 文獻中我們知道Ag 在銲錫中的濃度超過 3.5 wt. %，開始會出現片狀的 Ag3Sn，如圖 2-3-1 所示，而此片狀 Ag3Sn 如果形成在高應力的地方，
例如銲錫角落和UBM 的界面，此時若有一裂痕產生則會沿著 Ag3Sn 與銲錫的界面裂開，如圖2-3-2，進而造成銲錫的破壞[4,11-14]。所以Ag 在銲錫中的添加量與Ag3Sn 在銲錫中的形狀分佈是一個很重要的議題。
2-4 Sn-Ag 合金與不同金屬墊層的冶金反應 常用金屬墊層，例如Cu、Ni、Ni(P)、Cu/Ni 等金屬墊層的冶金反應，
來加以評估Sn-Ag 銲錫的可行性。 介金屬化合物的界面能(interfacial energy)變低[15]。然而在Sn-Ag 銲錫 中，少了Pb 降低界面能，使得 Sn-Ag 銲錫與 Cu 的潤濕角增加，相對 的也造成Sn-Ag 銲錫與 Cu6Sn5介金屬化合物界面能增加，產生 Cu6Sn5 介金屬化合物剝離的情況[8,16,17]。為了解決 Cu 金屬墊層與 Sn-Ag 銲錫 的潤濕問題，我們以Ni 為基底(Ni-base)的金屬層來取代 Cu 金屬墊層，
例如電鍍鎳或無電鍍鎳來當作Sn-Ag 銲錫的金屬墊層，而 Ni 金屬墊層 研究中我們知道電流一但轉彎就會造成電流集中效應(current crowding effect)，而這樣的電流集中使得銲錫局部的電流密度上升，此電流密度 的上升導致電流密度梯度的出現，驅使該處多餘的空孔往電流密度的 低的地方移動，進而導致孔洞出現而對銲錫的壽命造成影響。而金屬 墊層的另一項用處就是減輕電流集中效應的現象[23,24,25]，如圖2-4-3 所
示，所以如果只用電鍍Ni 當作金屬墊層，又沒辦法把電鍍 Ni 鍍的很 厚，則無法達到減輕電流集中的效果，使得銲錫的通電壽命變短。因 此我們選擇使用5μm-Cu/3μm-Ni 的金屬墊層結構，利用銅來減緩電流 集中效應，又可以用Ni 與銲錫反應慢的這項特點來阻擋銲錫與 Cu 反 應。
圖2-1-1 打線接合封裝示意圖[1]
圖 2-1-2 覆晶銲錫封裝示意圖[1]
圖2-2-1 三維積體電路技術的演進，從 SiP、SoC 到 TSV[2]
表2-2-1 三維積體電路晶片堆疊技術[2]
圖2-3-1Sn3.5Ag 在 260℃迴銲 2 分鐘出現片狀 Ag3Sn[3]
圖2-3-2 片狀 Ag3Sn 出現在銲錫角落應力較大的區域，造成裂痕沿著片 狀Ag3Sn 延伸[4]
Ag3Sn
圖2-4-1 共晶錫鉛銲錫與無電鍍鎳金屬墊層 260℃迴銲 1 分鐘，在無電 鍍鎳金屬層與Ni3Sn4金屬化合物之前有一層 Ni3P 介金屬化合物[4]
圖2-4-2 在 216℃熱時效 225 小時，Sn3.5Ag 銲錫與無電鍍鎳金屬墊層 反應，生成的Ni3P 介金屬化合物有 kirkendall void 產生[20]
圖2-4-3 銲錫中電流分佈 (a)0.5 (b)5 (c)25 (d)50 (e)100 Cu UBM，當電 流為0.6A[23]