Processing Unit)、圖形處理器(GPU,Graphic Processing Unit)及晶片組(Chipset) 等 產品為主。此技術具較高密度的輸入/輸出接點，因為整個晶片的面積都可以被 運用來設計做為接點。除了高密度輸入/輸出接點的優點外，覆晶封裝技術(Flip
Chip technology)還有兩個重要的優點，一是所有的接點在一次的迴焊(reflow)同 時完成。另一個優點是自動對位 (self-alignment)，如圖一所示因著熔融銲錫的表 面張力以及銲錫只對 Under Bump Metallurgy(UBM)的金屬層有沾濕能力
(wetting ability)，因此，成百上千個接點可以同時自己完成對位，而使覆晶接合 在晶片對位方面，較易完成，且在 Intel 大力推動覆晶技術的應用下，此種的封
裝技術方式是未來的潮流。
根據 Semiconductor Industry Association 出版的 1999 National Semiconductor Technology Roadmap2 ，對於高功能的晶片，在 2002 年需要 2380 個 I / O pads/cm2，而到 2011 年將需要 6844 個 I / O pads/cm2 。以 BGA 為主體的覆晶封 裝是目前唯一能達到此 I / O pads 要求的構裝技術。它發源於 IBM 傳統的
“controlled collapse chip connection” technology，也就是簡稱“C4”的構裝技術3，4。 IBM 從 1960 年代以來，就已經開始使用此技術將晶片接合到陶瓷基板上。若考 慮 BGA 銲錫球規則排列在 1cm × 1cm 的正方型晶片上，假設它們的間距(pitch) 是 200 μm，也就是銲錫接點的直徑是 100 μm，而且它們的間隔是 100 μm。則我 們可在 1cm 的距離內置入 50 個銲錫接點，也就是在 1cm × 1cm 的正方型晶片上 有 2500 個銲錫接點。依此類推，若我們使用直徑是 50 μm 的銲錫接點，而間距 是 50 μm (pitch 100 μm)，在 1cm × 1cm 的正方型晶片上，則可置入 10000 個銲
錫接點。
圖一 : 自動對位過程。
Solder
UBM
2-2 無鉛銲錫
2-3 銲錫接點內的電遷移現象
(void)的生成, 而另一端則有突出物(extrusion)的產生。如圖二所示。嚴重時會造 成電路短路。它是在 1965 年被發現會對半導體產品的可靠度會有威脅。因此，
在過去三十多年中，一直有許多學者在研究此問題，並已經研究出有效的防治之 道，其中之一即在鋁線中加入 2-3%的銅8,9，而使電遷移不致於危害到電子元件。
杜經寧教授在 1992 年曾對於電遷移的動力學(kinetics)作分析，其結果和短 鋁線的實驗數據相吻合10。在此分析中，是以下的兩個方程式來描述電遷移:
(phenomenological coefficient)，L12=(1/σΩ)(dϕ/dσ)，其中(dϕ/dσ)是塑變位能
(deformation potential)。杜經寧教授也提出一個新的模型，以電流集中效應以及 空孔的觀點來解釋電遷移現象11。
Brandenburg 等人指出12，在 150 °C 下通入 6.8×103 A/cm2的電流密度，經過 100 小時後，電遷移會破壞銲錫接點(見圖三)，所以當銲錫接點的尺寸漸漸地縮 小時，所通入的電流密度也跟著增加，電遷移對於元件的可靠性將會有很嚴重的 影響。根據 1999 年的 International Technology Roadmap for Semiconductors，(ITRS) 在 2005 年，每個銲錫接點(65 μm opening，150 μm pitch)必須承受 65-95 mA 的電 流，大約相當於 5×102 A/cm2的電流密度。而在 2011 年時，每個銲錫接點必須承 受的電流會增加 2.3 倍，大約相當於 1.1×103 A/cm2的電流密度。因此，銲錫接點 的電遷移研究刻不容緩。
圖二 : 鋁導線通入高電流後，所產生的外型變化橫切面示意圖。在陰極有 空孔生成, 而陽極有突出物產生7。
圖三 : 125 μm 共晶錫鉛銲錫接點在 150 °C 下通入 6.8 ×103 A/cm2 的電流密度，
經過 100 小時後，電遷移破壞銲錫球接點。電子流動方向如箭頭所示12。 Silicon Chip
Copper Pad on PCB
在金屬與積體電路的研究中，杜經寧教授在2003年有系統的介紹電遷移的起 源13。金屬部份的電遷移，則是由Paul S. Ho 與Thomas Kwok最先提出研究14。
Seith 與Wever 也以定位點（marker）的運動，來量測遷移的位移量。此方式在 測量電遷移上，後來成為標準的方法。H. Wang 與 C. Bruynseraede 等人在2004 年提出，當電子聚集發生於電遷移在銅導線的鑲嵌結構(damascence) 當中，利用 特殊結構加速了電子聚集效應，發現到有孔洞的產生，並藉由有限元素分析法，
看到持續性的原子推動力是如何發生在特定的路徑上，以至於孔洞的生成，而原 子流的發生也受到通電造成的焦耳熱效應溫度梯度影響15。
對於電遷移通量的計算， Nernst-Einstein 提出表示的關係式：
⎟⎠
2-3-2 焦耳熱效應(Joule Heating Effect)
(Heat conduction)，可表示為dx
圖四所示，而焦耳熱效應會進一步導致電阻的上升。稱為Temperature Coefficient of Resistance (TCR)。
⎥⎦
其效應的校正可以使得在前段落回顧中，推求Black’s equation 的n與活化能Q 上，有需要溫度校正，讓其中的解更接近銲錫真實的情況。
圖四 : (a)通入 0.59 A 電流，以紅外線熱像儀觀測到的溫度分布。(b)通入電流 時，銲錫接點內部溫度分布模擬22。
(a)
2-3-3 電流集中效應(Current Crowding Effect)
覆晶銲錫接點的結構為銲錫接點連接到晶片端內連接線與基板端的導線，因 為在內連接線的剖面面積比銲錫接點小了兩個維度，加上同樣的電流流過，在銲 錫接點與內連接線接面會有很大的電流密度改變，這樣的改變造就了電流集中效 應。另一方面，電遷移的作用機制是利用電子與原子間的碰撞所產生出來的效 應，然而電子的行進路線會選擇最短或受最小阻礙的路徑來行走。若路徑為曲線 (假設整個路徑為同材質)，則因為最內側的路徑電阻較小，所以通過的電子數量 較多，於是在彎角的地方也會出現電流聚集的情形。
在Everett 等人23的研究中，提及導線與銲錫接點幾何形狀的差異造成銲錫接 點內部的電流集中情形，銲錫內部電流密度分布分析結果如圖五所示，並由實驗 的結果證實此現象會造成銲錫接點中電流集中處有孔洞生成，且使銲錫在電遷移 可靠度測試的結果不如預期，結果推得如在設計中引入可減緩電流集中效應的方 法，可以提高銲錫接點的抗電遷移能力。
圖五 : 有限元素分析銲錫接點內部電流密度分布示意圖23。
2-3-3 銲錫接點內的熱點研究
由於銲錫接點內受到電流集中效應跟焦耳熱效應的影響，讓銲錫接點內有了 熱點的存在。Chiu等人22由模擬結果提出由鋁導線進入銲錫交界處有熱點存在，
並利用紅外線顯像技術量測焦耳熱效應造成的溫升，發現主要發熱源的確來自於 鋁導線，並且驗證熱點的存在，如圖六，此乃為目前最直接可以量測到銲錫球在 電遷移測試下的溫度，然而焦耳熱效應將進一步造成電阻上升23。
另外，也有許多模擬的結果發現銲錫接點內並沒有熱點的存在。銲錫接點內 的溫度分布是均勻的，接點內的溫差差不到1°C左右。由於銲錫接點內溫度對整 個覆晶封裝的可靠度有非常大的影響。因此，銲錫接點內的熱點存在與否有研究 的必要性。
圖六 : 模擬結果提出在鋁導線進入銲錫接點交界有熱點存在22。
2-3-4 無鉛銲錫的電遷移
隨著環保的意識抬頭，近年來許多人對無鉛銲錫投入研究24,25,26。Yang 等 人27利用 Sn3.5Ag1.0Cu 銲錫接點在 125°C 下，通已 2.3×104 A/cm2的電流密度；
在不同階段下觀察無鉛銲錫接點的電遷移效應。他們觀察到隨著時間的增加孔 洞的延伸長度也隨之增加；而銲錫接點到了電遷移效應的後期，鋁導線的電遷 移行為大大的影響銲錫接點內的破壞模式。另外，由 Jen 等人28，也是利用不 同 階 段 來 觀 察 無 鉛 銲 錫 接 點 內 受 電 遷 移 效 應 的 破 壞 行 為 。 他 們 是 利 用 Sn3Ag1.5Cu 無鉛銲接點，但在基板端分別使用不同的金屬層 Cu-OSP 和 Cu/Ni/Au，在 150°C 下，施加 1×104 A/cm2的電流密度。他們觀察到在電子流 向下的銲錫接點內，主要的破壞模式是因為在 UBM 和銲錫接點之間孔洞的形 成與佔據；而孔洞的生成原因是因為銲錫接點內在接近晶片端電流集中效應所 造成的。
2-4 銲錫接點內的熱遷移現象
)
此時，Q*定義為熱傳送值(heat of transport)。比較以上兩個式子(2-9)(2-10)，我們 可以發現 Q*與μ有同樣的尺寸。所以熱傳送值的單位是每個原子所含的熱能。
關於熱傳送值，我們可以定義它是正或是負。在 Fe–C 系統中，文獻中發現
C 是往熱端的空隙來移動，因此我們可以得到負的熱傳送值。
在1982 年Roush團隊31發現在鉛銦(Pb-In)凸塊合金中，凸塊內部溫度梯度高 達1,200 °C/cm，並且鉛材料隨著溫度梯度由高溫到低溫質傳。
2-4-2 共晶錫鉛銲錫接點內的熱遷移
中亦利用熱電有限元素分析，模擬1.0 A電流負載下，錫鉛接點內部溫度分佈結 遷移通量和熱傳送質(heat of transport)分別是4.26 x 1014 atoms/cm2sec和- 25.3 kJ/mole34。
有其他文獻也計算出鉛的熱遷移通量和熱傳送值(heat of transport)分別是 4.26 x 1014 atoms/cm2sec和- 22.16 kJ/mole。但他們主要是利用共晶錫鉛銲料 (37Pb63Sn)的三明治結構，放在一個有高低溫差的環境當中。他們觀察到鉛原子 會往合金內較冷的區域來移動35。但由於不是真正的覆晶銲錫接點結構；因此，
所得到的熱遷移通量和熱傳送值(heat of transport)會有所差別。
圖七 : 錫鉛接點-A，歷過 16 小時、1.3×10-4 A/cm2電流密度之 SEM 圖1。
圖八 : 錫鉛接點-B，歷過 16 小時、1.3×10-4 A/cm2電流密度之 SEM 圖1。
圖九 : 在 1.0 安培電流負載下，有限元素分析結果 (a)錫鉛接點內部溫度分佈 (b) 錫鉛接點內垂直溫度分佈1。
圖十 : 複合錫鉛銲錫接點在熱遷移效應下的電子顯微鏡影像圖32。
20um
圖十一 : 未通過電流之銲錫接點橫截面電子顯微鏡影像圖(a)通電前(b)通電後
33。
2-4-3 無鉛銲錫接點內的熱遷移效應
由於無鉛銲錫為目前覆晶封裝發展的重點，但因為無鉛銲料被使用的時間較 晚，因此，無鉛銲錫接點內的熱遷移現象被研究的較少。
Hsiao-Yun Chen等人36用無鉛銲錫接點在150 °C下，通以電流密度9.7x103 A/cm2。他們發現在未通以電流的銲錫接點內，因為UBM處的銅原子受到熱遷移 的影響往銲錫接點內較冷端移動，因此造成接近晶片端的銲錫接點處有空孔的產 生，如圖十二所示。他們也計算出如果銅原子在大於400 °C/cm的溫度梯度下，
銅受熱遷移效應的影響會大於受到電遷移的影響。
另外， Abdulhamid等人37是利用SnAgCu銲錫接點在室溫下通以電流，觀察 到在有無通電的無鉛銲錫接點內，發現到介金屬化合物(Cu6Sn5) 因熱遷移效應 的影響；在較熱端有崩解的情形產生，而在冷端有積聚增厚的現象。因此，介金 屬化合物(Cu6Sn5)是往冷的方向來遷移。
圖十二 :電流未通過之共晶錫銀銲錫接點橫截面電子顯微鏡影像圖(a)通電前(b) 在 150 °C 下通以 0.55 安培之結果36。