覆晶接合技術最先由 IBM 於 1960 年代早期的 C4(controlled collapse chip connection)[1]製成所發展而來，其製程如圖 2-1 所示。首先將晶片做保護層 (passivation)處理，並鍍上一 BLM laye(ball limiting metallization)，現今 稱之為底部金屬墊層(Under Bump Metallization，UBM)，之後再鍍上錫鉛銲錫，
經第一次迴焊(Reflow)後其形狀變為一凸塊，最後再將 IC 翻轉以面朝下的方式 與基板完成對位，並藉由第二次迴焊以熔融銲錫凸塊，因其表面張力及銲錫只對 金屬墊層有沾濕能力(wetting ability)，因此所有接點可以同時自己完成對準，
示意圖如圖 2-2，以達到 IC 與基板之接合。
覆晶接合技術與球閘陣列封裝[2](Ball Grid Array，BGA，如圖 2-3)有著異曲 同工之妙，銲錫凸塊以陣列的方式整齊排列與傳統只能接合於晶片周圍的打線接
5
統、貧血等) ，因此近年來已有禁用或限制使用的呼聲。歐盟議會通過了 RoHS[4]
(Restriction of Hazardous Materials)法案，必須於 2006 年 7 月 1 日之後限 制六種化學物質，其中包含四項重金屬：Pb、Hg、Cd、Cr+6，以及兩項含溴防火 耐燃劑：多溴聯苯(polybrominated biphenyls，PBB)及多溴聯苯乙醚
(polybrominated diphenyl ethers，PBDE)等化學物質使用於電子電機產品。日 本[5]的 JEIDA (Japanese Electronic Industry Development Association)也 定出無鉛銲料的使用時程，並規定含鉛銲料在 2005 年以後只能用在部分特例上。 (National Center for Manufacturing Sciences )、NEMI (National Electronics Manufacturing Initiative)、歐盟的 BRITE-EURAM、日本的 NEDO (New Energy and Industrial Technology Development Organization)等機構，各自提出多種不 同合金組成的銲料，如 Sn-Cu、Sn-Ag、Sn-Zn、Sn-Ag-Bi、Sn-Ag-Cu 等，原則上 新組成的銲料必須要有良好的性質，目前皆以錫為基材，其主要原因為降低熔點、
提高可靠度、改善機械性質，至於如何選擇優良的無鉛銲錫，仍是值得開發與研 究的議題。
2-3 電遷移
6
電遷移是當電流通過金屬物質時，金屬原子受電子衝撞而產生移動的現象。此 現象最早的記錄應為 1861 年時，Gerardin[6]對於熔融的鉛錫與汞鈉合金的研究 中所發現。到了二十世紀中期，許多電遷移的實驗分析與理論架構陸續被提出， 原子所造成，其一為靜電場力(electrostatic field force)：當電流通過一金 屬物質時，在此金屬物質的兩端自然會形成一端陽極(anode)與另一端陰極 (cathode)的靜電力場，由於金屬離子本身帶正電，此靜電場力會吸引原子往陰 極移動；另一為電子風力(electron wind force)：當電流流經試片時，電子與 原子互相作用所造成的摩擦力(friction force)或牽引力(drag force)，主要來 自於電子與金屬原子之間的動量轉換[8]。在電遷移的行為產生原子移動的情況 下，固態金屬原子的擴散通量方程式可表示為[9]：
𝐽 = −𝐷
𝜕𝐶𝜕𝑋
+ 𝐶𝑀
𝑖 𝑖𝐹
𝑖(2.1)
前項次代表的是化學勢差(chemical potential gradient)所造成的擴散通量；
7
E 為電場大小，Z*為有效電荷數(effective charge)，e 為基本電荷量，其中有效 電荷數的值可以表示所感受電遷移效應下的能力指標，對於不同種類的金屬，將 會擁有不同的有效電荷數。如此，再將電子風力導入電遷移的原子擴散通量方程 式：
𝐽
𝐸𝑀= 𝐶𝑀𝐹
𝑤𝑑(2.4)
C 為原子濃度(atomic concentration)，而 M 是原子的遷移率(mobility)，依據 Nerst-Einstein equation 原子遷移率可以表示為：
𝑀 =
𝐷𝜅𝑇
(2.5)
D 為原子擴散係數(diffusivity)，κ為波茲曼常數(Boltzmann’s constant)，T 為絕對溫度(absolute temperature)，結合公式(2.3)、(2.4)與(2.5)，可得到 電遷移的原子通量方程式為：
8
𝐽
𝐸𝑀= 𝐶
𝐷𝜅𝑇
𝑍
∗𝑒𝐸 = 𝐶
𝐷𝜅𝑇
𝑍
∗𝑒𝜌𝑗 (2.6)
其中ρ為電阻率(resistivity)，j為電流密度(current density)。
2-4 電流聚集效應
9
為金屬的體積。又因 I A =𝑗；A 為金屬之截面積，R = ρ 𝑙 𝐴；𝑙為金屬之長度，
固推得P = 𝑗2ρV，因此可得知 𝑗2ρ為單位時間單位體積的焦耳熱。以本次實驗 之覆晶銲錫試片為例，在通固定電流下，因鋁導線所承受之電流密度較覆晶銲錫 大，所以在鋁導線端(晶片端)會產生較大之焦耳熱，而導致晶片端(chip side) 溫度大於基板端(substrate side)。S. H. Chiu 等人以紅外線顯像技術觀察試片 表面，可以發現晶片端鋁導線因焦耳熱效應而成為主要的熱源[11]，如圖 2-8 所 示。其中更以模擬的方式驗證電子流進入銲錫處(電流聚集處)，亦為銲錫內最熱 之區域，如圖 2-9 所示[10]。
然而，焦耳熱效應所導致的熱遷移(thermomigration)現象，隨著電流密度的 增加日趨嚴重，其熱遷移驅動力可以下列方程式表示：
C 為原子濃度，DA為主要載子的擴散係數(diffusivity)，κ為波茲曼常數。如果 已知材料所受熱遷移的位移量及通電時間等條件下，熱遷移的通量方程式亦可表 示為[12]：
𝐽
𝑇𝑀=
(𝐴𝛥𝑋 )𝑑𝑁𝑀𝐴𝑡
(2.10)
10
其中ΔX 為平均位移量，d為凸塊密度，M 為分子量，t 表示為通電時間。
為了有效的驗證熱遷移的效應，Hsiang-Yao Hsiao 等人[12-13]利用交流電使 銲錫不遭受電遷移之特性，但仍然能受到焦耳熱效應的影響，來做為分析熱遷移 現象的研究方法，並以實驗證實錫受熱遷移的影響會朝向熱端移動。其中再搭配 紅外線感測儀可實際量測各銲錫凸塊截面之溫度分佈，如圖 2-10 所示，並藉由 量測出溫差再將其除以凸塊高度可推算出晶片端與基板端間之溫度梯度
(thermal gradient)。Hsiao-Yun Chen 等人[14]以理論值與實際量測值解釋了因 熱遷移的效應所產生的孔洞生成，其試片測試條件為共晶錫銀銲錫 Cu UBM 厚度 5
11
的箭頭表示之，並說明了此孔洞的生成機制主要因巨大的溫度梯度造成 Cu 受熱 遷移影響所致。
2-6 覆晶銲錫接點電遷移破壞模式與機制
在 Lingyun Zhang 等人的發表中[16]，95.5Sn-4.0Ag-0.5Cu 之銲錫與
Al/Ni(V)/Cu 所構成的 UBM 中，以 146oC 電流密度為 3.67 × 103 A cm2的條件下，
當電阻上升 15％後觀察發現鬆餅狀孔洞(pancake-type void)生成於介金屬化合 物與銲錫凸塊之介面處，如圖 2-13 所示，文獻中並提出數學模型以解釋孔洞於 介面成長之機制。
J. H. Ke 與等人的研究中[17]，以兩種常見的電遷移破壞模式做為說明，其 一為鬆餅狀孔洞生成，此孔洞的形成主要來自於 Sn 的擴散行為，屬於空位擴散 機制(vacancy mechanism)；另一種則是極度的金屬墊層消耗，此金屬墊層消耗 一般為 Cu 或 Ni 穿過 Sn 的擴散，屬於格隙擴散機制(interstitial mechanism)。
文中因 Sn 於低溫下擴散係數降了四個維度，如圖 2-14，並說明了兩者破壞模式
12
圖 2-1 C4 製成流程圖[1]
圖 2-2 銲錫凸塊自我對準示意圖 Solder
UBM
13
圖 2-3 覆晶接合連接積體電路之球閘陣列封裝方式[2]
圖 2-4 打線接合技術[3]
14
圖 2-5 Blech 實驗試片陽極端與陰極端 SEM 俯視圖[7]
圖 2-6 Blech 實驗試片橫截面示意圖
15
圖 2-7 模擬於通電 0.6A、100℃下，銲錫凸塊電流密度分佈情形，(a)3D 電 流分佈圖，(b)剖面電流分佈圖，(c)俯視電流分佈圖，(d)以圖(b)中之虛 線做電流密度大小分佈[10]
16
圖 2-8 以紅外線顯像技術觀察試片表面溫度分佈情形，(a)未通入電流時，
(b)通入電流時，(c)以圖(b)A 及 B 點之溫度分佈[11]
17
圖 2-9 模擬於通電 0.6A、1000C 下，銲錫凸塊之溫度分佈情形，(a) 3D 溫 度分佈圖，(b)剖面溫度分佈圖，(c)以圖(b)中之水平虛線做溫度分佈，(d) 以圖(b)中之垂直虛線做溫度分佈[10]
18
圖 2-10 以紅外線顯像技術觀察銲錫凸塊剖面之溫度分佈情形，(a)通電前 凸塊之溫度分佈，(b)通電後凸塊之溫度分佈，(c)沿圖(b)虛線方向之溫度 分佈[12]
19
圖 2-11 150℃電流密度為9.7 × 103 A cm2下，於通電 76hr 後各凸塊 SEM 剖面影像，(a)Bump1，(b)Bump2，(c)Bump3，(d)Bump4[14]
20
圖 2-12 150℃電流密度為9.7 × 103 A cm2下，各凸塊 Cu 與 Sn 受電遷移及 熱遷移方向示意圖，(a)電流未流經之 Bump 1&4，(b)電子流向上之 Bump 2，
(c)電子流向下之 Bump 3[15]
21
圖 2-13 鬆餅狀孔洞生成於銲錫與 IMC 間之 SEM 影像[16]
圖 2-14 Sn 與 Cu 延 Sn 晶格 a-axis 方向之擴散係數[17]
22
圖 2-15 高溫 180℃下銅消耗與鬆餅狀孔洞生成機制之 SEM 影像，(a)電子 流方向由右下至左上，(b)延圖(a)虛線分割再由右至左看入之影像[17]
圖 2-16 低溫 60℃下銅消耗機制之 SEM 影像，(a)電子流方向由右下至左上，
(b)電子流方向由右上至左下，(c)放大圖(a)底部區域[17]
23