未來展望

從本研究結果可得知，使用高介電材料(HfO₂)在製程上容易有缺陷的產生，缺 陷會與通道交互作用產生電流擾動，希望能加入一些材料使 HfO2在製程中不易產 生缺陷。另外一部分，本實驗只針對汲極電流擾動之隨機電報雜訊分析，假如缺 陷位於高介電層較深層位置 ID-RTN 就量測不到，所以未來希望加入閘極電流(gate leakage)擾動之隨機電報雜訊分析，能更準確捉到元件深層缺陷。

在 CVS 可靠度與 RTN 分析的部分，本次實驗以基本電性分析和缺陷深度計算 相互驗證，由 CVS 對元件電性壓迫再用 RTN 對缺陷深度計算，從兩種電壓的 CVS 測試可以得知，在較大電壓下元件特性會有明顯的退化，這是因為淺層缺陷容易 與通道內載子進行捕捉/釋放。因此未來可以使用其他可靠度測試搭配上 RTN 分 析，更精準了解元件退化來源，以改善元件在微縮工程中遇到的問題。

由於本論文實驗 sample 數還不夠多，未來有更多 sample 能夠往多鰭數鰭式場 效電晶體之隨機電報雜訊方面進行研究，從中了解多鰭數鰭式場效電晶體中的雜 訊來源與特性。

48

圖 2 – 1 FinFET TEM 剖面示意圖

圖 2 – 2 FinFET 結構示意圖

49

圖 2 – 3 High-k/Metal Gate FinFET 材料堆疊圖

50

圖 2 – 4 隨機電報雜訊(RTN)量測系統示意圖

51

圖 2 – 5 RTN 與汲極電流變化圖，兩種能帶圖分別對應通道內電洞被氧化層中缺 陷捕捉/釋放情形

圖 2 – 6 RTN 對雜訊頻譜密度示意圖

52

圖 2 – 7 高介電係數材料/金屬閘極元件之能帶圖，當缺陷能階靠近表面費米能階 時缺陷與通道產生交互作用

53

圖 2 – 8 負偏壓溫度不穩定度效應量測流程圖

開始

進行電性壓迫(stress)之前，在室溫(25°C)的情況下量測I

-V

及 I

-V

設定電性壓迫之電壓及時間

EasyEXERT自動量測流程

每段電性壓迫時間結束後再量測I_D-V_G及I_D-V_D，並檢查 元件是否安好

目標給予之電性壓迫時間是否完成

完成目標給予之電性壓迫(stress)流程後，量測I_D-V_G及I_D-V_D

量測完畢 是

否

是

否 找一新元件

54

圖 3 – 1 在不同閘極偏壓下的 ID-RTN 圖和 ID統計圖於 VD=-0.05V 統計圖

55

圖 3 – 2 RTN 汲極電流振幅和汲極電流之比例圖於 V_D=-0.05V

圖 3 – 3 捕捉時間 Capture time(τ_c)和釋放時間 Emission time(τ_e)對閘極偏壓圖於 V_D=-0.05V

56

圖 3 – 4 捕捉時間 Capture time(τ_c)和釋放時間 Emission time(τ_e)之比值對閘極偏壓 圖於 V_D=-0.05V

圖 3 – 5 汲極電壓於-0.05V 量測資訊及量測結果表格

57

圖 3 – 6 在不同閘極偏壓下的 ID-RTN 圖和 ID統計圖於 VD=-0.075V 統計圖

58

圖 3 – 7 捕捉時間 Capture time(τ_c)和釋放時間 Emission time(τ_e)對閘極偏壓圖於 V_D=-0.075V

圖 3 – 8 捕捉時間 Capture time(τ_c)和釋放時間 Emission time(τ_e)之比值對閘極偏壓 圖於 V_D=-0.075V

59

圖 3 – 9 汲極電壓於-0.075V 量測資訊及量測結果表格

60

圖 3 – 10 在不同閘極偏壓下的 ID-RTN 圖和 ID統計圖於 VD=-0.1

61

圖 3 – 11 捕捉時間 Capture time(τ_c)和釋放時間 Emission time(τ_e)對閘極偏壓圖於 V_D=-0.1V

圖 3 – 12 捕捉時間 Capture time(τ_c)和釋放時間 Emission time(τ_e)之比值對閘極偏 壓圖於 V_D=-0.1V

62

圖 3 – 13 汲極電壓於-0.1V 量測資訊及量測結果表格

圖 3 – 14 比較不同汲極電壓之缺陷深度表格

63

圖 4 – 1 pFinFET 經 CVS 在 V_G=-2V 下 stress 200 秒 I_D-V_G圖

圖 4 – 2 pFinFET 經 CVS 在 V_G=-2.3V 下 stress 200 秒 I_D-V_G圖

64

圖 4 – 3 pFinFET 經 CVS 在 V_G=-2V 下 stress 200 秒 G_M-V_G圖

圖 4 – 4 pFinFET 經 CVS 在 V_G=-2.3V 下 stress 200 秒 G_M-V_G圖

65

圖 4 – 5 pFinFET 經 CVS 在不同電壓下 stress 200 秒 G_M,Max變化圖

圖 4 – 6 pFinFET 經 CVS 在 V_G=-2V 下 stress 200 秒 I_D-V_D圖

66

圖 4 – 7 pFinFET 經 CVS 在 V_G=-2.3V 下 stress 200 秒 I_D-V_D圖

圖 4 – 8 pFinFET 經 CVS 在不同電壓下 stress 200 秒 I_D變化圖

67

圖 4 – 9 pFinFET 經 CVS 在 VG=-2V 下 stress 200 秒 前後汲極電流波動圖

68

圖 4 – 10 經 CVS 在 V_G=-2V 下 stress 200 秒後，捕捉時間 Capture time(τ_c)和釋放 時間 Emission time(τ_e)對閘極偏壓圖於 V_D=-0.05V, T=25⁰C

圖 4 – 11 經 CVS 在 V_G=-2V 下 stress 200 秒後，捕捉時間 Capture time(τ_c)和釋放 時間 Emission time(τ_e)之比值對閘極偏壓圖於 V_D=-0.05V, T=25⁰C

69

圖 4 – 12 經 CVS 在 V_G=-2V 下 stress 200 秒後，汲極電壓於-0.05V 量測資訊及量 測結果表格

70

圖 4 – 13 pFinFET 經 CVS 在 VG=-2.3V 下 stress 200 秒 前後汲極電流波動圖

71

圖 4 – 14 經 CVS 在 V_G=-2.3V 下 stress 200 秒後，捕捉時間 Capture time(τ_c)和釋 放時間 Emission time(τ_e)對閘極偏壓圖於 V_D=-0.05V, T=25⁰C

圖 4 – 15 經 CVS 在 V_G=-2.3V 下 stress 200 秒後，捕捉時間 Capture time(τ_c)和釋 放時間 Emission time(τ_e)之比值對閘極偏壓圖於 V_D=-0.05V, T=25⁰C

72

圖 4 – 16 經 CVS 在 V_G=-2.3V 下 stress 200 秒後，汲極電壓於-0.05V 量測資訊及 量測結果表格

圖 4 – 17 經 CVS 在 V_G=-2 和-2.3V 下 stress 200 秒後，汲極電壓於-0.05V 缺陷深 度於表格

73

[3] Thomas Y. Hoffmann, Imec, Leuven, Belgium, 高介電係數介電層與金屬閘極的 製程選擇：閘極先製還是閘極後製, 半導體科技雜誌, 2010.12.8.

[7] H. Wong, H. Iwai, “On the Scaling issues and high-k replacement of ultrathin gate dielectrics for nanoscale MOS transistors”, ELSEVIER Microelectronic Engineering, vol. 83, No. 10, pp. 1867-1904, (2006).

[8] G. Ribe, J. Mitard, M. Denais, S. Bruyere, F. Monsieur, C. Parthasarathy, E.

Vincent, G. Ghibaudo, “Review on High-k Dielectrics Reliability Issues”, IEEE Transactions on Device and Materials Reliability, vol.5, No. 1, pp.5-19, (2005).

[9] S. Ramey, A. Ashutosh, C. Auth, J. Clifford, M. Hattendorf, J. Hicks, R. James, A.

Rahman, V. Sharma, A. St Amour, C. Wiegand, “Intrinsic Transistor Reliability Improvements from 22nm Tri-Gate Technology”, IEEE International Reliability Physics Symposium, pp. 4C.5.1 - 4C.5.5, (2013).

[10] G. Saini and A. K Rana, “Physical Scaling Limits of FinFET Structure: A

74

Simulation Study”, International Journal of VLSI Design & Communication Systems, vol. 2, pp. 26-35, (2011).

[11] Y.K. Choi, D. Ha, E. Snow, J. Boker, and T.J. King, “Reliability study of CMOS FinFETs” , IEDM Tech. Dig, pp. 177-180, (2003).

[12] 蔡 孟 辰 、 陳 敏 璋 ， 高 介 電 常 數 材 料 金 氧 半 元 件 之 發 展 ， NANO COMMUNICATION, Vol. 22, No. 1

[13] P. Magnone, C. Pace, F. Crupi, G. Giusi, “Low frequency noise in nMOSFETs with subnanometer EOT hafnium-based gate dielectrics,” Microelectronics Reliability, Vol. 47, No. 12, pp. 2109-2113, (2007).

[14] KEYSIGHT, “B1530A Waveform Generator/Fast Measurement Unit User's Guide,”

(2015). Advanced CMOS Devices,” Springer, (2007).

[18] E. R. Hsieh et al., “The RTN measurement technique on leakage path finding in advanced high-k metal gate CMOS devices,” IEEE 22nd International Symposium on the Physical and Failure Analysis of Integrated Circuits, pp. 154-457, (2015).

[19] P. C. Wu et al., “The observation of BTI-induced RTN traps in inversion and accumulation modes on HfO2 high-k metal gate 28nm CMOS devices,” Proceedings of Technical Program - International Symposium on VLSI Technology, Systems and Application (VLSI-TSA), pp. 1-2, (2014).

[20] Sanghoon Lee, Heung-Jae Cho, Younghwan Son, D. S. Lee and H. Shin,

“Characterization of oxide traps leading to RTN in high-k and metal gate

75

MOSFETs,” IEEE International Electron Devices Meeting (IEDM), pp. 1-4, (2009).

[21] Southwick R.G., Knowlton W. B., “Stacked dual-oxide MOS energy band diagram visual representation program”, IEEE Transactions on Device and Materials Reliability, pp. 136-145, Vol 6, Issue 2, (2006).

[22] S. Yang, H. Lee and H. Shin, “Simultaneous Extraction of Locations and Energies of Two Independent Traps in Gate Oxide From Four- Level Random Telegraph Signal Noise,” Japanese Journal of Applied Physics, vol. 47, no. 4, pp. 2606-2609, (2008).

[23] 謝國華，材料電子期刊第 8 期：IC 展品可靠度簡介，新竹市：聯華電子股份 有限公司

[24] 傅寬裕，半導體 IC 產品可靠度：統計、物理與工程，台北市：五南文化事業 [25] P. S. Frankwicz, C. Plourde, S. Rothwell, L. Kennedy and T. Moutinho,

“Interconnect Etch Tool Sensitivity to Wafer Backside Composition and Process Induced Defects,” IEEE/SEMI Advanced Semiconductor Manufacturing Conference, pp. 301-304, (2008).

[26] E. Simoen, B. Dierickx, C. L. Claeys and G. J. Declerck, “Explaining the amplitude of RTS noise in submicrometer MOSFETs,” IEEE Transactions on Electron Devices, vol. 39, no. 2, pp. 422-429, (1992).

[27] Ma Zhongfa, Zhang Peng, Wu Yong, Li Weihua, Zhuang Yiqi, Du Lei, A percolation study of RTS noise amplitudes in nano-MOSFETs by Monte Carlo simulation, Microelectronics Reliability, Vol. 50, Issue 2, Pages 179-182, (2010).

[28] K. S. and Skocpol, W. J. and Jackel, L. D. and Howard, R. E. and Fetter, L. A. and Epworth, R. W. and Tennant, D. M. “Discrete Resistance Switching in Submicrometer Silicon Inversion Layers : Individual Interface Traps and Low-Frequency (1/f?) Noise.” Phys Rev. Lett., vol.52, pp. 228-231, (1984)