未來展望

第五章結論與未來展望

5.2 未來展望

為了追求更優異的晶片性能，並降低製造成本，故元件微縮的相關研究不曾停歇，元件的可靠度更是一直被廣泛研究的重要環節。本論文在這次的不同功函數下僅有兩個大小差別，希望在未來方面可以加入模擬，使得在更多的功函數調變下去了解基本電性以及可靠度方面對於功函數的影響，如何在元件性能及可靠度兩者之間取捨，是一個值得探討的重要課題。未來更可以進一步以隨機電報

雜訊(Random Telegraph Noise)來計算出元件缺陷的所在位置，以便了解元件缺陷與功函數間相互的關係。

圖2-1 電子的導帶能谷受橫向應變之示意圖

圖2-2 熱載子效應示意圖

圖2-3 探針座量測系統

圖2-4 半導體參數分析儀(Agilent B1500A)

圖3-1 FinFET 結構示意圖

圖3-2 不同功函數之金屬閘極組成

圖3-3 臨界電壓與功函數對應關係

-1.2 -0.8 -0.4 0.0 0.4 0.8

10

^-14

10

^-12

10

^-10

10

^-8

10

^-6

10

^-4

P-type FinFET L=16nm , Fin=1

Drain Curre nt (A)

Gate Voltage(V)

WFL WFH

圖3-4 Fin1 p-FinFET 之 ID-VG曲線

WFL WFH

--0 100 200 300 400

P-type FinFET L=16nm , Fin=1

Threshold Volt age (mV)

|Vth|

452.73

238.44

圖3-5 Fin1 p-FinFET 之 Vth值

WFL WFH

--0 20 40 60 80

P-type FinFET L=16nm , Fin=1

S.S. (mV/dec)

|S.S.|

66.66 72.33

圖3-6 Fin1 p-FinFET 之 S.S.值

-1.2 -0.8 -0.4 0.0

0.0 4.0x10

^-5

8.0x10

^-5

1.2x10

^-4

1.6x10

^-4

P-type FinFET L=16nm , Fin=1

Drain Curre nt (A)

Drain Voltage(V)

WFL WFH

圖3-7 Fin1 p-FinFET 之 ID-VD曲線

-1.2 -0.8 -0.4 0.0 0.4 0.8

10

^-14

10

^-12

10

^-10

10

^-8

10

^-6

10

^-4

P-type FinFET L=16nm , Fin=2

Drain Curre nt (A)

Gate Voltage(V)

WFL WFH

圖3-8 Fin2 p-FinFET 之 ID-VG曲線

WFL WFH

--0 100 200 300 400

P-type FinFET L=16nm , Fin=2

Threshold Voltage (mV)

|Vth|

419.12

267.54

圖3-9 Fin2 p-FinFET 之 Vth值

WFL WFH

--0 20 40 60 80

P-type FinFET L=16nm , Fin=2

S.S. (mV/dec)

|S.S.|

66.66 66.66

圖3-10 Fin2 p-FinFET 之 S.S.值

-1.2 -0.8 -0.4 0.0

0.0 5.0x10

^-5

1.0x10

^-4

1.5x10

^-4

2.0x10

^-4

2.5x10

^-4

3.0x10

^-4 P-type FinFET

L=16nm , Fin=2

Drain Curre nt (A)

Drain Voltage(V)

WFL WFH

圖3-11 Fin2 p-FinFET 之 ID-VD曲線

-1.2 -0.8 -0.4 0.0 0.4 0.8

10

^-14

10

^-12

10

^-10

10

^-8

10

^-6

10

^-4 P-type FinFET

L=16nm , Fin=20

Drain Curre nt (A)

Gate Voltage(V)

WFL WFH

圖3-12 Fin20 p-FinFET 之 ID-VG曲線

WFL WFH

--0 100 200 300 400

P-type FinFET L=16nm , Fin=20

Threshold Voltage (mV)

|Vth|

421.27

209.14

圖3-13 Fin20 p-FinFET 之 Vth值

WFL WFH

--0 20 40 60 80

P-type FinFET L=16nm , Fin=20

S.S. (mV/dec)

|S.S.|

66.66 66.66

圖3-14 Fin20 p-FinFET 之 S.S.值

-1.2 -0.8 -0.4 0.0

0.0 5.0x10

^-4

1.0x10

^-3

1.5x10

^-3

2.0x10

^-3

2.5x10

^-3

3.0x10

^-3 P-type FinFET

L=16nm , Fin=20

Drain Curre nt (A)

Drain Voltage(V)

WFL WFH

圖3-15 Fin20 p-FinFET 之 ID-VD曲線

圖3-16 p-FinFET 能帶圖

圖3-17 熱載子注入實驗流程圖

開始

進行電性壓迫(stress)之前，在室溫(25°C)的情況下量測I

-V

、I

-V

及I

-V

設定電性壓迫之電壓及時間

EasyEXERT自動量測流程

每段電性壓迫時間結束後再量測I_D-V_G、I_D-V_D及I_G-V_G，並檢查元件是否仍能正常運作

目標給予之電性壓迫時間是否完成

完成目標給予之電性壓迫(stress)流程後，量測I_D-V_G、I_D-V_D及I_G-V_G

量測完畢

否否

找一新元件

-1.2 -0.8 -0.4 0.0 0.4

P-type FinFET L=16nm Fin=1

1 10 100 1000 10000

-300

P-type FinFET L=16nm Fin=1

1 10 100 1000 10000

P-type FinFET L=16nm Fin=1

1 10 100 1000 10000

P-type FinFET L=16nm Fin=1 HCI

P-type FinFET L=16nm Fin=2

1 10 100 1000 10000

-300

P-type FinFET L=16nm Fin=2

1 10 100 1000 10000

P-type FinFET L=16nm Fin=2

-1.2 -0.8 -0.4 0.0

P-type FinFET L=16nm Fin=2

1 10 100 1000 10000

-1.0x10^-4

P-type FinFET L=16nm Fin=2 HCI

P-type FinFET L=16nm Fin=20

1 10 100 1000 10000

-300

P-type FinFET L=16nm Fin=20

1 10 100 1000 10000

P-type FinFET L=16nm Fin=20

1 10 100 1000 10000

-6.0x10^-4 -5.0x10^-4 -4.0x10^-4 -3.0x10^-4 -2.0x10^-4 -1.0x10^-4

0.0 WFL

WFH

P-type FinFET L=16nm Fin=20 HCI

VG=(V

th-1.1)V,V

D= -1.5V

I D (A)_( -1.2V)

Stress time(s)

圖3-32 Fin20 不同功函數經 5000 秒 HCI stress 之相對 ID變化圖

圖4-1 單鰭與多鰭結構示意圖

-1.2 -0.8 -0.4 0.0 0.4 0.8 10

^-14

10

^-12

10

^-10

10

^-8

10

^-6

10

^-4 P-type FinFET (WFL)

L=16nm normalized

Drain Curre nt (A)

Gate Voltage(V)

Fin=1 Fin=2 Fin=20

圖4-2 功函數低 p-FinFET 在不同鰭數之 ID-VG曲線

-1.2 -0.8 -0.4 0.0

0.0 5.0x10^-4 1.0x10^-3 1.5x10^-3 2.0x10^-3

2.5x10^-3 P-type FinFET (WFL)

L=16nm

Drain Curre nt (A)

Drain Voltage(V)

Fin=1 Fin=2 Fin=20

圖4-3 功函數低 p-FinFET 在不同鰭數之 ID-VD曲線

10

^-4 P-type FinFET (WFH)

L=16nm

3.0x10^-3 P-type FinFET (WFH)

L=16nm

-1.2 -0.8 -0.4 0.0 0.4 0.8

P-type FinFET (WFL) L=16nm

P-type FinFET (WFH) L=16nm

圖4-10 多鰭結構 FinFET 通道內部反轉電荷與耦合電場示意圖

-1.2 -0.8 -0.4 0.0 0.4

10^-14 10^-12 10^-10 10^-8 10^-6 10^-4

P-type FinFET (WFL) L=16nm

HCI VG=(V

th-1.1)V,V

D= -1.5V normalized

Fin1,Fresh Fin1,5000s Fin2,Fresh Fin2,5000s Fin20,Fresh Fin20,5000s

Drain Curre nt (A)

Gate Voltage(V)

圖 4-11 功函數低 p-FinFET 在不同鰭數下經 5000 秒 HCI stress 之 ID-VG曲線 (Normalized)

10

^-4 P-type FinFET (WFH)

L=16nm

1 10 100 1000 10000

-300

0 P-type FinFET (WFL)

L=16nm

1 10 100 1000 10000

0 P-type FinFET (WFH)

L=16nm

1 10 100 1000 10000

P-type FinFET (WFL) L=16nm

1 10 100 1000 10000

P-type FinFET (WFH) L=16nm

P-type FinFET (WFL) L=16nm

-1.2 -0.8 -0.4 0.0

P-type FinFET (WFH) L=16nm

1 10 100 1000 10000

-5.0x10^-5

P-type FinFET (WFL) L=16nm

1 10 100 1000 10000

-3.0x10^-5 -2.0x10^-5 -1.0x10^-5 0.0

P-type FinFET (WFH) L=16nm

HCI VG=(V

th-1.1)V,V

D= -1.5V

 I D (A)_( -1.2V)

Stress time(s)

Fin=1 Fin=2 Fin=20

圖4-20 功函數高 p-FinFET 在不同鰭數下經 5000 秒 HCI stress 之相對 ID變化圖 (Normalized)

參考文獻

[1] 劉傳璽、陳進來，2013，半導體元件物理與製程理論與實務，台北市：五南

圖書出版股份有限公司

[2] 葉文冠、陳柏穎、翁俊仁，2011，積體電路製程技術與品質管理，台北市:

臺灣東華書局股份有限公司

[3] 莊喬丰，2018，不同主動區面積與不同鰭數目對 Tri-Gate FinFET 元件之電

性分析及可靠度研究，國立高雄大學電機工程研究所碩士論文

[4] 許值誠，2018，熱載子效應及定電壓應力對不同主動區面積 Tri-Gate

FinFET 元件之可靠度研究，國立高雄大學電機工程研究所碩士論文

[5] 陳詩堯，2016，不同金屬閘極對多重鰭數 N 型鰭式場效電晶體之可靠度研

究，國立高雄大學電機工程研究所碩士論文

[6] 鄭旭廷，2015，多重鰭數對 P 型鰭式場效電晶體之電性分析及可靠度研

究，國立高雄大學電機工程研究所碩士論文

[7] 戴安妮，2017，多重鰭數對 P 型鰭式場效電晶體之電性及可靠度研究，國

立高雄大學電機工程研究所碩士論文

[8] 高偉傑，2014，CESL 應力層與側壁結構對 NMOSFET 之應力模擬，國立

臺灣師範大學機電科技學系碩士論文

[9] 王柏清，2009，接觸孔蝕刻停止層之伸張應力對應變矽與應變矽鍺

CMOSFET 特性影響，正修科技大學電子工程研究所碩士倫文

[10] Tetsuro Hayashida, Kazuhiko Endo, Yongxun Liu, Shin-Ichi O'uchi, Takashi

Matsukawa, Wataru Mizubayashi, Shinji Migita, Yukinori Morita, Hiroyuki Ota, Hiroki Hashiguchi, Daisuke Kosemura, Takahiro Kamei, Junichi Tsukada; Yuki Ishikawa, Hiromi Yamauchi, Atsushi Ogura, Meishoku Masahara, “Fin-Height Effect on Poly-Si/PVD-TiN Stacked-Gate FinFET Performance”, IEEE

Transactions on Electron Devices, Vol. 59, pp. 647-653

, 2012.

[11] Moonju Cho, Philippe Roussel, Ben Kaczer, Robin Degraeve, Jacopo Franco,

Marc Aoulaiche, Thomas Chiarella, Thomas Kauerauf, Naoto Horiguchi, and Guido Groeseneken, “Channel Hot Carrier Degradation Mechanism in

Long/Short Channel n-FinFETs”, IEEE Transactions on Electron Devices, vol.

60, pp. 4002-4007, 2013.

[12] Cheng-Li Lin, Po-Hsiu Hsiao, Wen-Kuan Yeh, Han-Wen Liu, Syuan-Ren Yang,

Yu-Ting Chen, Kun-Ming Chen, Wen-Shiang Liao, “Effects of Fin Width on Device Performance and Reliability of Double-Gate n-Type FinFETs”, IEEE

Transactions on Electron Devices, vol. 60, pp.3639-3644, 2013.

[13] Sulagna Chatterjee, Sanatan Chattopadhyay, Anirban Bhattacharyya,

“Process-induced strain engineering in the silicon-on-sapphire (SOS) fin field effect transistor (FinFET) channels”, International Conference on Computers and

Devices for Communication, pp. 1-4, 2015.

[14] Xia Fang, Lingling Sun, Jun Liu, Huang Wang, “A study of the effect of shallow

trench isolation technology on MOSFET DC characteristic”, International

Symposium on Integrated Circuits, pp. 520-523, 2011.

[15] Francesco Conzatti, Nicola Serra, David Esseni, Marco De Michielis, Alan

Paussa, Pierpaolo Palestri, Luca Selmi, Stephen M. Thomas, Terence E. Whall, David Leadley, E. H. C. Parker, Liesbeth Witters, Martin J. Hytch, Etienne Snoeck, T. J. Wang, W. C. Lee, Gerben Doornbos, Georgios Vellianitis, Mark J.

H. van Dal, R. J. P. Lander, “Investigation of Strain Engineering in FinFETs Comprising Experimental Analysis and Numerical Simulations”, vol. 58, pp.

1583-1593, 2011.

[16] Jiaw-Ren Shih, Jerry Wang, W. Ken, Yeng Peng, J. T. Yue, “The study of

compressive and tensile stress on MOSFET's I-V, C-V characteristics and it's impacts on hot carrier injection and negative bias temperature instability”, IEEE

International Reliability Physics Symposium Proceedings, pp. 612-613, 2003.

[17] Sorin Cristoloveanu, S. Zaouia, A.H. Perera, “Investigation Of Compressive

Strain Effects Induced By STI And ESL”, Nanoscaled

Semiconductor-on-Insulator Structures and Devices, pp. 239-250, 2007.

[18] Tsung Yang Liow, Kian Ming Tan, Rinus Tek Po Lee, An Yan Du, Chih Hang

Tung, Ganesh Samudra, Wang Jong Yoo, Narayanan Balasubramanian, Yee Chia Yeo, “Strained N-Channel FinFETs with 25 nm Gate Length and Silicon-Carbon Source/Drain Regions for Performance Enhancement”, Symposium on VLSI

Technology, pp. 56-57, 2006.

[19] Mu-Chun Wang, Hsin-Chia Yang, Wen-Shiang Liao, Hsiu-Yen Yang, Yao-Yuan

Hoe, Kuang-Hung Lin, Shuang-Yuan Chen, “CESL deposition promoting n/p

MOSFETs under 45-nm-node process fabrication”, International Symposium on

Next Generation Electronics, pp. 17-20, 2010.

[20] In-Shik Han, Hee-Hwan Ji, Ook-Sang You, Won-Ho Choi, Jung-Eun Lim,

Kyong-Jin Hwang, Sung-Hyung Park, Heui-Seung Lee, Dae-Byung Kim, Hi-Deok Lee, “New Observation of Mobility and Reliability Dependence on Mechanical Film Stress in Strained Silicon CMOSFETs”, IEEE Transactions on

Electron Devices, vol. 55, pp. 1352-1358, 2008.

[21] Toshifumi Irisawa, Toshinori Numata, Eiji Toyoda, Norio Hirashita, Tsutomu

Tezuka, Naoharu Sugiyama, Shinichi Takagi, “Physical Understanding of Strain Effects on Gate Oxide Reliability of MOSFETs”, IEEE Symposium on VLSI

Technology, pp. 36-37, 2007.

[22] Cheng Li, Hai Zhao, Gang Mao, “Fin bending mechanism investigation for

14nm FinFET technology”, China Semiconductor Technology International

Conference, pp. 1-3, 2017.

[23] Alp H. Gencer, Dimitrios Tsamados, Victor Moroz, “Fin bending due to stress

and its simulation”, International Conference on Simulation of Semiconductor

Processes and Devices, pp. 109-112, 2013.

[24] Claude Ortolland, Yasutoshi Okuno, Peter Verheyen, Christoph Kerner, Chris

Stapelmann, Marc Aoulaiche, Naoto Horiguchi, Thomas Hoffmann, “Stress Memorization Technique—Fundamental Understanding and Low-Cost Integration for Advanced CMOS Technology Using a Nonselective Process”,

IEEE Transactions on Electron Devices, vol. 56, pp. 1690-1697, 2009.

在文檔中功函數對於多鰭數p-FinFET之電性分析及熱載子效應可靠度研究 (頁 28-61)

第五章 結論與未來展望

5.2 未來展望

-1.2 -0.8 -0.4 0.0 0.4 0.8

10

10

10

10

10

10

Drain Curre nt (A)

Gate Voltage(V)

WFL WFH

Threshold Volt age (mV)

|Vth|

WFL WFH

S.S. (mV/dec)

|S.S.|

-1.2 -0.8 -0.4 0.0

0.0 4.0x10

8.0x10

1.2x10

1.6x10

Drain Curre nt (A)

Drain Voltage(V)

-1.2 -0.8 -0.4 0.0 0.4 0.8

10

10

10

10

10

10

Drain Curre nt (A)

Gate Voltage(V)

WFL WFH

Threshold Voltage (mV)

|Vth|

WFL WFH

S.S. (mV/dec)

|S.S.|

-1.2 -0.8 -0.4 0.0

0.0 5.0x10

1.0x10

1.5x10

2.0x10

2.5x10

3.0x10

Drain Curre nt (A)

Drain Voltage(V)

-1.2 -0.8 -0.4 0.0 0.4 0.8

10

10

10

10

10

10

Drain Curre nt (A)

Gate Voltage(V)

WFL WFH

Threshold Voltage (mV)

|Vth|

WFL WFH

S.S. (mV/dec)

|S.S.|

-1.2 -0.8 -0.4 0.0

0.0 5.0x10

1.0x10

1.5x10

2.0x10

2.5x10

3.0x10

Drain Curre nt (A)

Drain Voltage(V)

開始

進行電性壓迫(stress)之前，在室溫(25°C)的情況 下量測I

-V

、I

-V

及I

-V

第五章結論與未來展望

進行電性壓迫(stress)之前，在室溫(25°C)的情況下量測I

否否