本章小结
（1）计算机中可使用的存储器有不同的分类方法，按所使用的存储介质可分为磁芯存储 器、磁表面存储器、半导体存储器和光盘存储器几类；按数据存取方式可分为顺序存取存储器、
直接存取存储器、随机存取存储器和相联存储器等。
现代计算机中存储器的使用常采用层次化结构，包括高速缓冲存储器 Cache、主存储器和 辅助存储器等，它们互相配合，有效解决了对存储器的速度、容量、价格等要求之间的矛盾。
（2）半导体随机存取存储器包括静态 RAM 和动态 RAM 两大类。静态 RAM 用双稳态触 发器存储信息，速度快，但集成度低，功耗大。动态 RAM 使用 MOS 电容存储信息，集成度 高，功耗小，使用较普遍，它最主要的特点是地址的两次打入和使用时的刷新，常用的刷新方 法有集中式刷新和分布式刷新两种。
只读存储器包括 ROM、PROM、EPROM、EEPROM 和 Flash Memory 等几类。
（3）半导体存储芯片在实际使用时常需进行容量扩展，扩展的方法有位扩展、字扩展和 获取指令和数据的速度。Cache 的功能全部通过硬件进行实现，在具体设计时，要考虑 Cache 数据块的大小、地址映像方式、块替换算法、写策略等问题。
光盘存储器包括 CD-ROM、WORM、DVD 等。
习题 4
一、填空题
1．RAM 的访问时间与存储单元的物理位置________，任何存储单元的内容都能被 ________。
2．存储器芯片由________、________、地址译码和控制电路等组成。
3．内存储器容量为 256KB 时，若首地址为 00000H，则末单元地址为________。
4．Cache 介于主存与 CPU 之间，其速度比主存________，容量比主存小很多。它的作用
12．为使虚存系统有效发挥其预期的作用，所运行的程序应具有的特性是（ ）。
9．设主存的容量是 1MB，Cache 的容量是 16KB，块的大小是 512KB。
（1）写出主存地址格式。
（2）Cache 的地址格式。
（3）页表的容量为多大？
（4）画出直接地址映像的示意图。
10．设某计算机的 cache 采用 4 路组相联结构，已知 cache 容量为 16KB，主存容量为 2MB，
每个字块有 8 个字，每个字有 32 位。请回答：
（1）主存地址多少位（按字节编址）？各字段如何划分（各需多少位）?
（2）设 cache 起始为空，CPU 从主存单元 0，1，…，100 依次读出 101 个字（主存一次 读出一个字），并重复按此次序数读 11 次，问命中率为多少？若 cache 速度是主存的 5 倍，问 采用 cache 与无 cache 比较速度提高多少倍？
11．某计算机有一个 Cache、主存和用于虚拟存储器的磁盘。如果有一个字在 Cache 中，
则需要 20ns 的时间来存取它；如果字在主存而不在 Cache 中，则首先需要 60ns 的时间把它调 英寸；道密度为 1250TPI，内层位密度 52400bpi，转速为 2400rpm。问：（TPI 表示每英寸磁道 数，bpi 表示每英寸位数，rpm 为每分钟转数）
制信号线有：MREQ#（存储器访问请求，低电平有效），R/ W 。试问：
（1）若该机主存采用 16K×1 位的 DRAM 芯片（内部为 128×128 阵列）构成最大主存 空间，则共需多少个芯片？若采用异步刷新方式，单元刷新周期为 2ms，则刷新信号的周期为 多少？刷新用的行地址为几位？
（2）若为该机配备 2K×8 位的 Cache，每块 8 字节，采用 2 路组相联映像，试写出对主 存地址各个字段的划分（标出各个字段的位数）；若主存地址为 3280H，则该地址可映像到 Cache 的哪一组？
（3）若用 4 个 8K×4 位的 SRAM 芯片和 2 个 4K×8 位的 SRAM 芯片形成 24K×8 位的 连续 RAM 存储区域，起始地址为 0000H，假设 SRAM 芯片有 CS（片选，低电平有效）和 WE
（写使能，低电平有效）信号控制端。试画出 SRAM 与 CPU 的连接图，在图上标清楚地址译 码连接，数据线、地址线、控制线连接。