第四章 電性量測結果與分析
4.4 深層能階暫態頻譜、暫態電容頻譜及 TEM 量測與分析
4.4-1 深 層 能 階 暫 態 頻 譜 (Deep Level Transient Spectroscopy,DLTS)的基礎理論
深層能階暫態頻譜(DLTS)的技術在 1978 年，首先由D.V. Lang所提出 [40]， 由 於 能 同 時 量 測 多 數 載 子 (majority carrier) 與 少 數 載 子 (minority carrier)，量測系統的靈敏度可以到 1010cm-3之濃度偵測範圍，並且能提高 信號對雜訊比(S/N ratio)與觀測到的缺陷能階較廣，尤其是較深層的缺陷能 階也能夠被精準的量測到。因此使得DLTS目前被廣泛的應用在研究半導體
再將量測的 DLTS 訊號轉換成阿瑞尼斯圖(Arrhenius plot)，其關係如下：
2
4.4-2 量測結果與分析
經由前面的I-V、C-V和C-F量測我們得知，2ML和 2.2ML樣品並沒有 明顯的缺陷訊號存在，但 2.8ML有carrier depletion現象發生，故有缺陷的 存在。所以先對2ML和 2.2ML做大偏壓範圍的DLTS量測，如圖 4-31 所示，
偏壓範圍從0~-3.5V，範圍從GaAs surface涵蓋量子點一直到bottom GaAs，
沒有發現缺陷訊號存在於樣品中。再來我們對 2.8ML做不同偏壓範圍的 DLTS量測，我們採用填充偏壓(filling voltage)和觸發偏壓(trigger voltage) 的差值固定是 0.5V，而填充偏壓分別是 0、-0.5V、-1V、-1.5V、-2V。當 填充偏壓為-2.5V時，填充偏壓與觸發偏壓的差值固定為 1V，圖 4-32 是速 率視窗(rate window)為 8.6msec的DLTS圖。從圖中可發現 2.8ML樣品有兩 個缺陷訊號的存在，在 375K附近出現E1 缺陷，另外在 275K附近出現E2 缺陷，從偏壓的位置可得知缺陷的分佈情形，對於E1 缺陷而言，0~-0.5V 缺陷濃度最大，遠離此偏壓位置缺陷濃度漸漸變小，打到interface附近的 偏壓缺陷訊號就消失了，這代表E1 缺陷分佈在GaAs surface且延伸到 interface附近。對於E2 缺陷而言，偏壓打在interface附近缺陷濃度最大，遠 離interfacce缺陷濃度變小甚至不見，這代表E2 缺陷分佈在interface附近。
偏壓所打到的位置，可由C-V量測對應其電容值，再利用平行板電容公式 可求出各偏壓所對應的位置，圖4-33 為E1 與 E2 缺陷之位置對l△Cl/C0的 關係圖，從圖中確實可發現E1 缺陷越在靠近表面的位置缺陷訊號強度最 大，當遠離表面缺陷訊號強度會漸漸變小，位置到達 0.28μm缺陷強度大 概只剩下-0.05pF，若位置更深達到 0.293μm時，缺陷訊號就消失了，這顯 示E1 缺陷當超過interface位置缺陷就不存在，它存在於從GaAs surface延伸 到interface附近；而對於E2 缺陷而言在 0.293μm時缺陷強度最大，當位置 遠離interface附近缺陷訊號就消失，這代表E2 缺陷在interface附近缺陷訊號 強度最大，因此它分佈在interface附近。
圖4-34(a)(b)~4-35(a)(b)為E1 缺陷與E2 缺陷的不同速率視窗下之DLTS 圖和Arrhenius圖，所求出的活化能、捕獲截面積和缺陷濃度分別是：
E1(Ea=0.64eV ， σ=2.11*10-15cm2 ， Nt>2.5*1011cm-2) ； E2(Ea=0.35eV ， σ=1.18*10-17cm2，Nt=1.5*1011cm-2) 。比較這兩個缺陷得知，E1 比E2 的缺 陷能階更深，捕獲截面積還大，缺陷濃度至少大於一倍以上。
在以前實驗室所做的研究中，在其他 rlaxation 的樣品中也量到相同 類似的缺陷，結構圖如圖4-36，但是當時並沒有解釋或說明這些缺陷是何 種缺陷，這些缺陷的特性為何？所以我們結合了四種 relaxation 的結構 (InAsSb QDs，InAs QDs，InAs/InGaAs DWELL，InGaAs QW) ，希望可以 對這些缺陷做更深入的研究及探討。
我們實驗室以前研究過3.4ML InAs QDs結構有量到類似E1 與E2 的缺 陷能階，其活化能和捕獲截面積分別為：Ea=0.63eV，σ=3.9*10-15cm2； Ea=0.37eV，σ=1.26*10-16cm2[41]。在 3.33ML InAs/InGaAs DWELL結構也 有量到類似E2 的缺陷能階，其活化能和捕獲截面積是：Ea=0.41eV，
σ=9.78*10-16cm2[42] 。另外還有在 1000Å In0.2Ga0.8As/GaAs單一量子井結構 也有觀察到類似的缺陷，其活化能和捕獲截面積分別是：Ea=0.53eV，
σ=1.1*10-16cm2；Ea=0.33eV，σ=1.4*10-18cm2[43] 。在已發表的文獻中也有 量到跟我們類似的缺陷，Wosinski[44]在受到彈性應變的GaAs塊材中量測 到類似E1 的缺陷能階ED1，其活化能和捕獲截面積是 0.68eV，2*10-14cm2， 同一作者在最近幾年[45]，在InGaAs/GaAs及GaAsSb/GaAs異質接面材料中 也量到類似E1 的缺陷，其缺陷能階為 0.64eV。Buchwald[46]在已經晶格鬆 弛的1000Å In0.083Ga0.917As/GaAs量子井中量到類似E1 缺陷的能階，它的活 化能是0.58eV，截面積是 5.3*10-16cm2。Uchida[47]在已經晶格鬆弛的 700Å In0.2Ga0.8As/GaAs 量 子 井 中 量 到 類 似 E2 缺 陷 的 能 階 ， 它 的 活 化 能 為 0.395eV，截面積為 1*10-16cm2。我們把四種relaxation結構所量到的缺陷跟 文獻中所量測到類似的缺陷，畫在一起加以比較，如圖4-37 所示，從圖中 可以發現，確實存在兩個缺陷訊號的來源，而且這些缺陷是因為發生晶格
鬆弛所造成的。
現在我們已經知道四種relaxation結構中有兩個缺陷存在，但是並不知 道為何種類型的缺陷，故我們必須對樣品做TEM量測以判斷缺陷的類別，
首先我們先對 3.33ML InAs/InGaAs DWELL 樣品做BF(Bright Field)TEM 量測，如圖 4-38，BFTEM最主要是針對大的缺陷做量測，例如threading dislocation、edge dislocation、screw dislocation與stacking fault defect等，從 圖中可以發現並沒有這些缺陷的存在，接著我們用解析度更高的HRTEM 去對此片樣品做量測，在做HR(High Resolution)TEM量測之前，我們先大 概介紹一下HRTEM的基本原理，HRTEM的成像主要由不同晶面組成，所 以利用傅立葉轉換的技術，可以了解在不同晶面上原子排列的狀況，如圖 4-39。圖 4-40(a)為 3.33ML InAs/InGaAs DWELL 樣品的TEM圖(未經過傅 立葉轉換)，從圖中發現有陰影的存在，造成陰影的原因通常為元素或應力 所造成的，這個陰影的size，高為 5~10nm，寬為 20~30nm，符合一個量子 點的size，所以確定這個陰影為一個量子點，在圖中我們在量子點下方畫 一直線，那條直線就是wetting layer所在位置，wetting layer經過計算厚度 大概為0.497nm~5Å，這跟文獻記載厚度大概為 1.75ML(~5.3Å)差不多。把 圖4-40(a)經過傅立葉轉換之後，結果如圖 4-40(b) ，由圖中得知在量子點 下方interface附近有很多晶格錯位的dislocation存在，並沒有往上面的Top GaAs或下方的Bottom GaAs延伸，dislocation僅存在於interface附近，根據 文獻[47]記載分佈在interface附近的dislocations為misfit dislocation defect，
我們在配合DLTS的量測結果，有量到 0.35eV的缺陷分佈在interface附近，
所以我們推測0.35eV這個缺陷為misfit dislocation defect。從圖中得知量子 點下方大概有8 個dislocation，量子點密度為 3*1010cm-2，因此缺陷濃度為 8*(3*1010cm-2)=2.4*1011cm-2 ， 而 從 DLTS 所 求 得 的 缺 陷 濃 度 為 1.4*1011cm-2，兩者所求出的缺陷濃度非常相近，所以這個值應該是可相信 的 。 透 過BFTEM 及 HRTEM量 測 我 們 得 知 ， 此 片 樣 品 並 沒 有 threading dislocation defec或其它的缺陷存在，只有很多的misfit dislocation defect存
在，因此造成載子被空乏的主因應該是0.35eV的misfit dislocation defect所 造成的。而在量子點下方確實發現有很多misfit dislocation defect，故晶格 鬆弛是發生在下層接面。
圖4-41 為 3.4ML InAs QDs 樣品的 TEM 圖，從圖發現 Top GaAs 有相 當多的 threading dislocation defect 以及 stacking fault 和 misfit dislocation defect 存在，threading dislocation defect 是從樣品的 GaAs surface 一直延伸 到 interface，再配合 DLTS 所量測到的結果，有量測到 0.64eV 的缺陷從 GaAs surface 一直延伸到 interface 附近，所以我們相信 0.64eV 的缺陷為 threading dislocation defect。從圖中也發現在 Bottom GaAs 並沒有缺陷的存 在，而在Top GaAs 有相當多的缺陷，這顯示此片樣品(InAs QDs)的系統是 從上層接面開始釋放應力，因此晶格鬆弛是先從上層接面開始發生。
經過上面的DLTS及TEM量測，我們已經知道這兩個缺陷為何種缺 陷，但是並不知這兩個缺陷的特性為何？為了要更深入了解這兩個缺陷的 特性，我們去做改變填充偏壓時間(filling pulse duration time)的實驗，去觀 察缺陷訊號強度對填充偏壓時間的關係。圖 4-42(a)是量測偏壓固定在 0~-0.5V，rate window=8.6msec，所以量測的對象為E1 缺陷，填充偏壓時 間從10-4秒變化到10-1秒的DLTS圖，從它的峰值高度會隨電子填充時間增 加而增加的關係，表示此缺陷在捕捉電子時有捕捉位障(capture barrier)存 在，因此若是缺陷填充偏壓的時間越長則缺陷填充電子的機率就越大，所 以量到的DLTS訊號也就越大。圖 4-42(b)是將圖 4-42(a)的訊號高度對缺陷 填充時間的對數作圖，從圖中明顯的可看出它們具有線性關係。利用同樣 的方式來量測E2 缺陷，將偏壓固定在-2~-2.5V，rate window=8.6msec，填 充偏壓時間也是從 10-4秒變化到 10-1秒，如圖 4-43(a)，它的峰值高度當填 充時間夠長，反而有飽和的趨勢。圖4-43(b)是將圖 4-43(a) 的訊號高度對 缺陷填充時間的對數作圖，從圖中確實發現有飽和的現象發生。因此這兩 個缺陷的特性是截然不同的。
為了瞭解這些缺陷是以何種函數來捕捉載子，所以我們去對這兩個缺
陷做暫態電容量測實驗，圖 4-44(a)為 E2 缺陷之變溫暫態電容曲線圖，這 些曲線我們發現利用exponential function 可達到完全擬合，顯示此缺陷為 exponential function。Fitting 出來的參數如下表所示。
溫度 170K 175K 180K 185K 190K
時間常數 91sec 47sec 26sec 9sec 4sec
把圖 4-44(a)的表示法改為log(δC(t)/δC(0))對時間的關係圖，如圖 4-44(b) 。若為一斜直線，則為exponential function；反之為non-exponential function，從圖 4-43(b)可看出為一斜直線，因此可以確定 0.35eV的misfit dislocation defect為exponential function。由上表所得到的溫度和時間常數，
去畫出Arrhenius圖(圖 4-45(a)) ，可求出它的活化能為 0.38eV，截面積為 2.46*10-16cm2。我們把DLTS及Transient所量到的缺陷畫在一起加以比較，
如圖 4-45(b) ，可以發現它們在同一直線上且兩者的缺陷能階非常相近，
表示它們應該為同一缺陷來源。
圖4-46 為 E1 缺陷之各種時間尺度暫態電容曲線圖，由圖中可以看出，
暫態電容曲線達平衡所需要的時間極長，看不到暫態行為的結束，我們嘗 試使用exponential function 去擬合曲線，發現無法達成擬合，所以暫態曲 線應該不是指數形式。圖4-47 為把圖 4-46 改為 log(δC(t)/δC(0))對時間的 關係圖，發現不是一斜直線，因此可確定 E1 缺陷應該為 non-exponential function。試著利用幾種函數去擬合曲線，發現用 logarithm function 可達到 最佳化的擬合，如圖 4-48，因此我們推測 0.64eV 的 threading dislocation defect 為 logarithm function。
為了要瞭解在 InAs QDs 上覆蓋一層 InGaAs QW 或把 Sb 加入 InAs QDs 中的效應為何？所以我們把四片 relaxation 樣品之 C-V 和縱深分佈曲 線圖畫在一起加以比較，如圖4-49(a)(b)，首先我們先看 3.4ML InAs QDs
的縱深分佈圖，從圖中得知它是整個發生carrier depletion 現象，但是從先 前的TEM 量測知道，relaxation 是先從 top GaAs 開始發生，因為長的太厚 所以造成整個發生carrier depletion 現象。在來看把 InGaAs QW 覆蓋在 InAs QDs 上的 3.06ML InAs/InGaAs DWELL 樣品的縱深分佈圖，它 relaxation 發生在 bottom GaAs，跟 InAs QDs 有很大的差異性，厚度繼續增加至 3.33ML InAs/InGaAs DWELL 樣品，從圖中知道 relaxation 也是發生在 bottom GaAs，這代表了在量子點上覆蓋 InGaAs QW 可把 relaxation 侷限在 bottom GaAs，我們推測這是因為 InGaAs QW 可以當作 strain–reducing layer 減輕上層接面的應力，因此造成晶格鬆弛侷限在 bottom GaAs。接著看另
的縱深分佈圖，從圖中得知它是整個發生carrier depletion 現象，但是從先 前的TEM 量測知道，relaxation 是先從 top GaAs 開始發生，因為長的太厚 所以造成整個發生carrier depletion 現象。在來看把 InGaAs QW 覆蓋在 InAs QDs 上的 3.06ML InAs/InGaAs DWELL 樣品的縱深分佈圖，它 relaxation 發生在 bottom GaAs，跟 InAs QDs 有很大的差異性，厚度繼續增加至 3.33ML InAs/InGaAs DWELL 樣品，從圖中知道 relaxation 也是發生在 bottom GaAs，這代表了在量子點上覆蓋 InGaAs QW 可把 relaxation 侷限在 bottom GaAs，我們推測這是因為 InGaAs QW 可以當作 strain–reducing layer 減輕上層接面的應力，因此造成晶格鬆弛侷限在 bottom GaAs。接著看另