2. 緒論 (Previous work)
2.2. 相關研究
在這一小節中，我們會介紹一些雙核心的平台，這裡所指的雙核心是指 GPP 和 DSP。目前產業界推出許多雙核心的平台架構，這種雙核心的架構具有較高的處理效 率及設計彈性。但是核心與核心之前的溝通合作需要程式設計人員或作業系統來在調 配，不但增加作業系統的複雜度，也考驗程式設計人員的專業知識。
2.2.1. TI - OMAP
開放式多媒體應用平台(OMAP，Open Multimedia Application Platform)是 TI 所推 出在多媒體應用上的整合晶片，OMAP 採用一種獨特的雙核心架構，把控制性能較強 的 ARM 核心和高效能低功耗的 DSP 核心結合。主要目標是滿足 2.5G 和 3G 的手持式
3
電話、PDA 上的語音和多媒體需求。OMAP 硬體平台主要是由 DSP 核心、ARM 核心 和記憶體控制單元(Traffic Controller)所組成，這三個部分可以獨立地進行工作頻率的 調整，可以有效的控制耗電量。雙核心的硬體架構技術可以提升作業系統的效率和多 伸指令 (如：DCT/iDCT，Interpolation，Motion Estimation)，幫助處理龐大的影像壓縮 /解壓縮的運算。這樣分別利用了 DSP 的低功耗的較強的數據處理能力和 ARM 的較強
Memory I/F
Timer (3) WDT Int Ctrl McBSP (2) uLaw SPI (2)
GPIO UART1 UART/PWMs
Mailbox
Timer (3) WDT
RTC Int Ctrl I2C Host uWire/Uart
Keyboard Camera I/F UART
USB Host/Client McBSP
OMAP v3.1 Core
DMA
Memory I/F
Timer (3) WDT Int Ctrl McBSP (2) uLaw SPI (2)
GPIO UART1 UART/PWMs
Mailbox
Timer (3) WDT
RTC Int Ctrl I2C Host uWire/Uart
Keyboard Camera I/F UART
USB Host/Client McBSP
OMAP v3.1 Core
Fig. 1 OMAP1510 hardware architecture
2.2.2. Intel - PCA
為了應付行動內容及無線網路的資料的急速發展，Intel 訂定了 PCA (Personal Internet Clint Architecture)架構來迎合市場的需求，特別是針對目前通訊和多媒體應用 整合的裝置所設計。例如為了無線網路市場所推出的 Intel PXA800F 處理器[2]， PCA
架構把通訊和應用分開，分別利用不同的處理器來處理。這個高效能低功耗的處理器 架構整合包括了 Intel XScale 核心，晶片內的記憶體系統及 Intel 的 MSA (Micro Signal Architecture)核心，適合現在的 GSM/GPRS 手機系統，並具備有快速方便的軟體開發 環境。晶片中的 Intel XScale 處理核心最高能運行到 312MHz，具備有資料快取及指令 快取，並整合了解析度 120x240 的 LCD 控制器。 MSA[2]是一個由 Intel 和 ADI (Analog Devices) 合作開發的 DSP 處理核心，負責 GSM/GPRS 的基頻資料處理，具備哈佛快 取架構、Dual-MAC 的深管線(deep-pipeline)技術及 104MHz 的處理速度。
I n t e l X S c a le
Fig. 2 Intel PXA800F hardware architecture
2.2.3. Freescale - MXC
Freescale (前身是 Motorola 的半導體部門)也推出了雙核心的平台架構，稱為 MXC (mobile extreme convergence)架構，是為了整合向 2D、3D 的圖形加速，行動多媒體，
行動 IP 和個人化的娛樂環境等高階特性而設計。MXC 強調高整合性，可將應用和通 訊整合在同一晶片內，並由不同的處理核心處理不同的工作，特別是針對手機平台的
5
設計，MXC 架構能減少百分支 50 的設計複雜度[4]。StarCore DSP 時脈頻率能達到 208MHz，並搭配四組 MAC 和兩個位址產生單元(address generation unit)，每個時脈週 期能執行六組指令，這種搭配所提供高效能超越了基頻的處理需求底限。MXC 的專 屬應用處理器是 ARM1136 核心，晶片內建 128KB 的 L2 快取和周邊元件，支援 400MHz 的運作頻率。該核心也是第一款搭載 L2 快取的 ARM 核心，雖然 ARM 核心和 DSP 核心共用相同的記憶體頻寬，但 L2 快取使 ARM 核心效能獲的有效的提升。
StarCore DSP 16K I, 16K D Cache
M1 RAM DSP
Peripherals
M2 RAM M2 NVM
Shared RAM
ARM1136 16K I, 16K D Cache
MCU Peripherals 128K L2
Cache
Shared External Memory Interface
Single-Core Modem Domain Application Processor Domain
StarCore DSP 16K I, 16K D Cache
M1 RAM DSP
Peripherals
M2 RAM M2 NVM
Shared RAM
ARM1136 16K I, 16K D Cache
MCU Peripherals 128K L2
Cache
Shared External Memory Interface
Single-Core Modem Domain Application Processor Domain
Fig. 3 Simplified Block Diagram of the MXC Host Processor
2.2.4. Philips – Viper
飛利浦(Philips)公司推出使用該公司 Nexperia PNX-8525 晶片的 Viper 機上盒平台 [5]。包括一個 TriMedia TM32 的 DSP 核心(200MHz)和一個 150MHz MIPS 3940 RISC 核心。
TM32 是一個擁有超長指令集架構 VLIW(very long instruction word)的核心，透過 這種特殊的指令集架構(ISA)，可以即時地處理關於多媒體方面的任務。TM32 最高可 以將五個動作組合在一個 VLIW 的指令中，使的這五個動作能同時執行。TM32 擁有 32KB 的指令快取和 16KB 的資料快取。
RISC 的核心是採用 150MHz 的 PR3940，負責處理作業系統和控制的工作。他擁 有很多的作業系統支援，包括 WindRiver、VxWork 和 Linux，與可以在 Windows CE
環境下發展程式。它支援 6 個階段(stage)的管線化作業(pipeline)，也擁有 16KB 的指令 快取(I-Cache)和 32KB 的資料快取(D-Cache)。
External SDRAM
Memory controller MIPS
(PR3940) CPU
interrupt controller
TriMedia (TM32)
CPU
Enhanced JTAG
Fast Bridge
MIPS bridge
External Video decoder
Advanced image Composition
processor
Video input processor
Memory-based scaler
MPEG System processor
Interrupt controller
Audio I/O
Transport stream DMA Sony Philips
Digital I/O
GPIO
Synchronous Serial interface MIPS
peripheral bus
Memory Management interface bus
TriMedia Peripheral bus External SDRAM
Memory controller MIPS
(PR3940) CPU
interrupt controller
TriMedia (TM32)
CPU
Enhanced JTAG
Fast Bridge
MIPS bridge
External Video decoder
Advanced image Composition
processor
Video input processor
Memory-based scaler
MPEG System processor
Interrupt controller
Audio I/O
Transport stream DMA Sony Philips
Digital I/O
GPIO
Synchronous Serial interface MIPS
peripheral bus
Memory Management interface bus
TriMedia Peripheral bus
Fig. 4 Simplified block diagram of Viper