研究動機

由前言敘述可知利用 Si_1-xGe_x/Si 異質接面結構來製作可取代一般常見 的矽半導體元件，例如:光偵測器(photodector)[9]、異質雙載子電晶體 (heterojunction bipolar transistors, HBT)[10]、場效電晶體(modulation doped field-effect transistor, MODFET)[11] 、 熱 電 子 電 晶 體 (hot carrier transistor)[12] 、 穿 遂 二 極 體 [13] 以 及 高 移 動 率 二 維 電 洞 氣 體 元 件 (high mobility two dimensional hole gases)[14]，甚至近年來 SiGe TFT (Thin Film Transistor)薄膜電晶體的蓬勃發展，矽鍺異質接結構在這些半導體元件當中 都扮演著舉足輕重的腳色，然而一些相關的矽鍺研究也相當的豐富，其中 研究經退火處理的矽鍺研究[15]更是可以顯示出矽鍺薄膜在經過退火處理 後，會發生結構上明顯的變化，而其中經由退火所產生的熱應力(thermal stress)與熱應變(thermal strain)，使得 Si_1-xGe_x/Si 異質接面結構中原本既有的 晶格差排現象(misfit dislocation)經由熱退火處理後，產生更多的應力釋放 (strain-relaxation)而造成的結構差排現象 ；另外，從相關文獻中^[15]指出 Si_1-xGe_x/Si 異質接面結構經退火處理後，其矽鍺磊晶層表面在高溫下會生成 氧化層，且在矽鍺磊晶層與矽基板間介面層中會有層間擴散(inter-diffusion) 現象，此擴散現象也直接地影響了 Si_1-xGe_x/Si 異質接面結構介面層中的針狀 差排密度(density of threading dislocation)。然而，熱退火處理在半導體元件 製程中是不可避免的一項程序，而熱退火所帶來差排密度的改變勢必對

3

4 沈積法(Ultra High Vacuum Chemical Vapor Deposition, UHVCVD)在六吋矽 晶圓(100)上沈積厚度約 0.3µm 之矽鍺磊晶層，備製 Si_1-xGe_x/Si 異質接面結 連續剛性量測模式(Continue Stiffness Measurement)兩種量測模式分別進行 材料可靠度及結構差排密度量測，主要是針對一般文獻鮮少在 Si_1-xGe_x/Si 異質接面結構經退火處理前後的機械性質可靠度，以及利用奈米壓痕量測 系統反應出結構差排現象，也是本研究核心所在。

7

度，因此電流增加而產生更高的熱耗散，因而增高溫度。更嚴重的問題在

化鎵做成的元件基底其寄生電容比較小所以會比矽元件速度快。另外砷化 (CMOS)及雙極性二極體(BJT)，而矽鍺是矽元件中的異質接面 BJT 元件。

砷化鎵半導體的基本元件有金屬半導體場效電晶體(MESFET)、應變式高速 電子移動電晶體(PHEMT)、異質接面雙極性電晶體(HBT)，表 2-2、圖 2-1[17]

整理出這些元件的基本特性比較。

者在整合上沒有問題，矽鍺只是在矽元件製造的過程中加入鍺的磊晶製程 以降低能階梯度一方面加速電晶體的運作另一方面利用鍺較高的電子遷移 率來加速電子的移動以增進工作頻率。另外鍺有較低的能隙可以增進電流 的增益來達到功率放大的目的。砷化鎵的製程完全不同於矽製程，兩者也 無法整合。砷化鎵元件的特性絕大部分決定於磊晶片的品質，當磊晶片送 進晶圓製造廠前，元件的特性已被決定，晶圓廠能改變的不多而矽及矽鍺 的元件特性完全由晶圓製造廠的製程條件來決定。矽鍺可以結合數位 CMOS 的製程於一顆單晶片裡，而砷化鎵以目前的技術是不可能做到的。

而在導熱性方面，矽鍺元件導熱性較好，這個特性越來越重要是因為 元件越來越小，運算速度卻越來越快，因此散熱的問題越來越受到重視，

因為元件有一定的溫度操作範圍，砷化鎵本身散熱性較差，而砷化鎵元件 又大多設計於高頻高功率的功率放大器，本身即很容易發熱，所以砷化鎵 製程裡有一道跟矽鍺很不一樣的製程，晶片背面拋光及曝光蝕刻，目的就 是散熱及導線連接。而為了散熱及曝光對準，晶片必須磨的很薄，但是砷 化鎵晶片又易碎，因此此段製程相對於矽鍺是困難了許多。另外，在功率 轉換方面矽鍺技術兼具砷化鎵高頻、低消耗功率的優點，和矽晶低成本的 好處。矽鍺的功率轉換率可以高達六成，高於砷化鎵的四成左右。

8

2.2 現今矽鍺元件發展與應用

BV_ceo(breakdown voltage)亦下降到 3V 以內，代表 SiGe HBT 雖然在操作頻 率上可以滿足應用的需求，但若要應用在高功率的發送端時，則有其使用 上的限制，因此，SiGe 產品線仍以 LNA、T/R、mixer 等接收端為主要應用 的領域。而為了改善崩潰電壓過低的特性，IBM 亦推出了高崩潰電壓的 SiGe

摩托羅拉（Motorola）是世界最大的微控制器(Micro Control Unit；MCU) 供應商，摩托羅拉獲德國高階微電子研發中心授權矽鍺碳(SiGe:C) 技術，

其新一代0.18 微米 SiGe：C 技術，擬應用於手機及高速通訊設備的射頻（RF）

IC。新 SiGe：C 技術不同於近期發表的 0.18 矽鍺（SiGe）技術，SiGe：

9

C 技術因具備嵌入式高 Q 值電容及銅電感器（copper inductor），因此可將 DSP、微控制器及 RF 功能整合於同一晶片。

德國博世(MEMS)提出 SiGe 犧牲層蝕刻新技術，德國博世（Robert Bosch GmbH）開發出了在形成感測器和致動器等 MEMS 元件方面最為基本的犧 牲層蝕刻新技術。此次的工藝技術可製作感測器和致動器的可動部分，也 可用於封閉，以避免灰塵進入，因此可在形成中空結構時使用。適用於以 SiGe 為犧牲層的蝕刻工藝。也就是說，先在 SiGe 膜上形成矽膜等結構體，

再通過蝕刻去除SiGe 層，加工出想要的結構體。過去大多則是使用 SOI 晶 圓，對矽膜下方的SiO₂進行犧牲層蝕刻。該技術在犧牲層中使用多晶SiGe，

在結構體中使用多晶矽，蝕刻氣體則使用 C^lF³，屬於使用電漿的乾式蝕刻技 術。C_lF₃對 SiGe 的蝕刻選擇比相對於矽來說高達 5000 左右。在大量去除 SiGe 時無需在矽上形成保護膜。先在矽底板上形成氧化膜，然後再形成 SiGe，最後再形成矽。然後先利用採用 SF⁶的博世工藝對矽進行蝕刻，直到 SiGe 層，而後利用此次的新工藝，利用 C_lF₃有選擇地對 SiGe 層進行蝕刻。

10

2.3 矽鍺結構生長與合成方法

2.3.1 矽鍺/矽(SiGe/Si)結構

在 SiGe/Si 系統裏，能隙能量的可變性[18-20]和增強載子移動率的潛 力[21-24]是研究現象關鍵的地方，而電性(electron property)上兩個主要的 決定因素是矽鍺合金的能隙能量隨著鍺在矽鍺合金中含量的增加而減少 [18]和在異質接面(heterostructures)處能帶發生的偏移(misfit)[20]。首先由 異質接面來探討，如圖 2-2 所示，矽晶格常數(a^Si)為 0.543nm，鍺晶格常數 (a^Ge) 為 0.5646nm ， 因 此 矽 與 矽 鍺 間 有 4.2 ％ 的 晶 格 不 匹 配 （lattice mismatch），所以當矽鍺成長於矽基板上時，會形成壓縮的應變（compressive strain）。此應變(strain)現象是為了調和兩材質間的晶格不協調，但若矽鍺 層的厚度超越了其臨界厚度（critical thickness），將產生應力鬆弛和缺陷效 應(defect effect)，顯示了矽鍺厚度對應其應力鬆弛(strain/relaxation)反應的 關係。另一方面，若在矽基板上成長很厚的矽鍺層，使其鬆弛成虛擬的矽 鍺基板(relaxed virtual substrate, VS)，而在其上就可以成長應變矽(strained Si) 層或應變矽鍺(strained SiGe)層，來提供更好的載子傳輸(carrier mobility)特 性。

2.3.2 應變矽鍺/應變鬆弛矽鍺(strained SiGe/relaxed

11

SiGe)結構

2.3.3 應變矽/應變鬆弛矽鍺(strained Si/relaxed SiGe)

結構

當應變矽(strained Si)層成長於(relaxed Si_1-yGe_y)層上時，二軸拉力應變 (biaxial tensile strain)效應會使得原本在傳導帶的六層衰變能帶(6-fold degenerate band)分別分離成四層(4-fold)與二層衰變能帶(2-fold degenerate band)，而其中二層衰變能帶向下分離，使得能隙(Eg)和等效電子質量皆變 小[25]，進而增加了電子遷移率。在不同鍺含量比例的relaxed Si_1-yGe_y 基 板情況，其上strained Si 的能隙會隨著鍺濃度的增加而減少，而傳導帶變化 所造成的傳導帶偏移∆Ec 也將提供有利於電子傳輸且電子侷限的電子井環 境[26]。對於 strained SiGe 在 Si bulk 上時，能帶偏移幾乎都落在價電帶 (valence band)而造成好的電洞侷限。當 strained Si 在 relaxed SiGe 基板上

12

時，其介面能帶偏移則幾乎都落在傳導帶(conduction band)造成好的電子侷 限。將relaxed SiGe 基板上成長 strained SiGe 與 strained Si 層，將能同時提 供加強載子侷限的電洞與電子井。

2.3.4 矽鍺沈積系統

本節將簡單介紹矽鍺薄膜沈積部份，經由調變系統的沈積環境，包含 反應環境溫度、反應時間、反應氣體流量比。以及介紹比較目前幾種常見 的矽鍺成長機制，包括超高真空化學氣相沈積(Ultra High Vacuum Chemical Vapor Deposition, UHVCVD)、分子束磊晶(Molecular Beam Epitaxy, MBE)、

液相磊晶(Liquid phase epitaxy, LPE)、固相磊晶(Solid phase epitaxy, SPE)和 超高真空(Ultra High Vacuum Chemical Molecular Epitaxy, UHVCME)以下將 詳細介紹其中較常見的三種矽鍺製程方法分別為超高真空化學氣相沈積法 (UHVCVD)、超高真空化學分子磊晶法(UHCME)和分子束磊晶法(MBE)。

2.3.4.1 化學氣相沈積成長系統

化學氣相沈積(Chemical Vapor Deposition, CVD)是半導體製程中最常 見的製程方式，運用在矽鍺的生長上也是有相當多種方式，如常壓化學氣 相沈積(Atmospheric Pressure Chemical Vapor Deposition, APCVD)、低壓化學 氣相沈積(Low Pressure Chemical Vapor Deposition, LPCVD)、快速升溫化學 氣相沈積(Rapid Thermal Chemical Vapor Deposition, RTCVD)、低能量等離

13

子體增強化學氣相(Low Energy Plasma Enhanced Chemical Vapor Deposition, LEPECVD)、超高真空化學氣相沈積(Ultra High Vacuum Chemical Vapor Deposition, UHVCVD) 、 超 高 真 空 低 壓 化 學 氣 相 沈 積 (Ultra High Vacuum-Low Pressure Chemical Vapor Deposition, UHV-LPCVD)，而這些化 學氣相沈積系統最主要的差異在於製程的溫度及壓力，系統原理則是大同

2.3.4.2 超高真空化學氣相沈積系統

而B. Cunningham等人在1991年所提出的鍺(Ge)反應式:

2GeH₄ + 4 Æ 2H (s) + 2GeH₃ (s) 2GeH₃ (s) + 2 Æ 2H (s) + 2GeH₂ (s)

15

2GeH₂ (s) Æ 2GeH (s) + H₂ (g) [27]

其中S為基板(substrate)表面反應點。其反應分解出的氣體H2，大部份會 被真空系統抽離，留下矽與鍺反應生成複晶矽鍺於晶片上。 (computer-controlled gas switching box)所組成的磊晶系統。此系統有五種主 要的製程氣體如Si2H6, GeH4 , B2H6 , PH3 , Cl2 和吹除氣體氮氣(N2)，而反應 物 的 氣 體 流 率 都 被 密 封 金 屬 集 中 流 量 控 制 器(metal-sealed mass flow controller, MFC)精密的控制著。主腔體的壓力控制在約1x10^-7Pa下，加熱速 率約每分鐘150度的沈積生長速率。機台如圖2-5所式。

16

2.3.4.4 分子束磊晶系統

分子束磊晶系統(molecular beam epitaxy, MBE)是由J.R Arthur和A.Y Cho在1969年首先發展出來，是一種歸類於物理氣相磊晶(PVD)的技術，利 用在超高真空(pressure < 10^-10 torr)環境下，加熱對於蒸鍍源瓶(effusion cell) 控溫精密掌握材料源蒸鍍其分子，氣體分子在成長腔體內的平均自由路徑 (mean free path)大於蒸鍍源至基板之間的距離，可視為使蒸鍍物質以分子束 依直線行走而直接到達基板進行磊晶成長。由於分子束磊晶系統要求達到 超高真空，對於材料源的純度也要求達到至少6N(99.9999%)，故具有防止 其他雜質污染的最大優點。分子束磊晶系統在磊晶過程中可利用反射式高 能量電子繞射(reflected high energy electorn diffraction, RHEED)圖形之明暗 振盪頻率來觀察磊晶層成長的速度，因此可精準的控制各層磊晶層的厚 度。其結構示意圖如圖2-6。

17

2.4 矽鍺結構退火機制介紹

熱退火效應(thermal annealing effects)在矽鍺製程中扮演著重要的 角色，由前述文獻介紹可知，矽鍺異質接合結構常被運用在 HBT、MOSFET 排密度(threading dislocation density)以及結構缺陷(structure defect)的分布，

而退火機制的熱應力(thermal stress)所產生的熱應變(thermal strain)勢必對矽 鍺異質接合結構中原本已經存在的晶格不匹配(lattice mismatch)產生決定性 的影響，文獻中說明退火所產生的層間擴散(interdiffusion)對矽鍺異質接合

而退火機制的熱應力(thermal stress)所產生的熱應變(thermal strain)勢必對矽 鍺異質接合結構中原本已經存在的晶格不匹配(lattice mismatch)產生決定性 的影響，文獻中說明退火所產生的層間擴散(interdiffusion)對矽鍺異質接合

在文檔中 矽鍺異質接面結構退火效應與奈米機械特性之研究 (頁 15-0)