4.1 時間特性分析成果
本研究之模擬採用ISCAS-85 c432 27通道[16](c432約為160 gate count，參考圖10.)之中 斷控制器電路來當做待測標準電路，並在此電路之通道編碼(電路編號out432)前插入硬體木 馬電路來模擬硬體木馬電路，我們於TSMC之65nm製程下，分別於0°C、20°C、40°C、60°C 和80°C的情況測試其插入電路後與原電路之延遲，而其中所使用的硬體木馬電路分為三種，
分別使用二個(木馬一)、十個(木馬二)與二十(木馬三)個反向器所組成，木馬分別約為1、5、
10 gate count，硬體木馬各佔總電路面積的0.6%、3%與5.9%，並且使用不同級數之反向器 來做比較，依照不同溫度條件模擬其路徑延遲時間，其模擬結果分別顯示在圖11(a)~(e)。
圖 10.ISCAS-85 C432 with Hardware trojan
圖11(a)~(e)波形圖為c432之輸出訊號(4bits分別命名標號421、430、431、432)中標號431 輸出波形線，其431訊號線由左至右分別為原始c432電路、c432含木馬一電路、c432含木馬 二電路、c432含木馬三電路。圖7(a)~(e)溫度分別為0℃、20℃、40℃、60℃與80℃。
(a) (b)
(c) (d)
(e)
圖 11.路徑延遲波形圖(a-e 各波形由左至右分別為原始電路、含木馬一電路、含木馬二電路、
含木馬三電路) 於0℃時增加的路徑延遲時間分別為
木馬一：6.4ps、木馬二：55.6ps、木馬三：117.2ps。
於20℃時增加的路徑延遲時間分別為
木馬一：6.4ps、木馬二：56.2ps、木馬三：118.6ps。
於40℃時增加的路徑延遲時間分別為
木馬一：6.3ps、木馬二：56.8ps、木馬三：120.0ps。
於60℃時增加的路徑延遲時間分別為
木馬一：6.3ps、木馬二：57.5ps、木馬三：121.5ps。
於80℃時增加的路徑延遲時間分別為
木馬一：6.3ps、木馬二：58.1ps、木馬三：122.9ps。
這其中我們可以發現被插入一硬體木馬後，我們可以發現其輸出延遲已經造成ps，我 們可以借由此延遲來偵測出硬體木馬之存在可能性。另外我們也可以在此模擬硬體木馬側 錄出中斷通道之編碼訊號，進而得知中斷會發給那一個通道，並且竄改訊號，造成硬體之 功能運作出錯。
4.2 實作惡意行為電路成果
目前已經成功的植入硬體木馬在 DES3 上，以下是實作的成果：
• IP testing：
• Decrypt data：
1. 8000000000000000 2. 0000001000000000 3. 7178876E01F19B2A 4. AF37FB421F8C4095 5. 3D124FE2198BA318 6. FBABA1FF9D05E9B1 7. 18d748e563620572 8. C07d2a0fa566fa30 9. E6e6dd5b7e722974 10. e1ef62c332fe825b
(a)Decrypt data 1 (b)Decrypt data 2
(c)Decrypt data 3 (d)Decrypt data 4
(e)Decrypt data 5 (f)Decrypt data 6
(g)Decrypt data 7 (h)Decrypt data 8
(i)Decrypt data 9 (j)Decrypt data 10 圖 11 解密後資料
在圖 11(a)~(j)所示的是經過解密後的資料，在接下來的硬體木馬設計中會將其秘密地洩 漏出來。
硬體木馬電路的設計(參考圖 6)，在這邊設計的硬體木馬是要將 pattern feeder 送出 的解密後的資料竊取出來，在 DES3 controller 的狀態機轉換為 IDLE 時將解密資料洩漏 出來，以下是兩個實際的範例，在加密完後(decrypt 為 0 表示為解密中，1 表示為加密 中)改變狀態為 IDLE 時(0 表示 IDLE)將 desOut 把解密後的資料洩露出來，也就是說在 電路加密的時候，就先把加密的資料竊取出來。
(1)硬體木馬竊取資料範例 1 (2)硬體木馬竊取資料範例 2 圖 12 硬體木馬竊取資料範例
以上兩個圖是正在加密的過程中，每加密完一筆資料後會controller會IDLE準備下一筆 資料的加密，在IDLE中原本輸出是不做任何事情的，但如圖所示在這邊卻輸出
8000000000000000和0000001000000000兩筆資料(可以參考decrtpt data是未加密前兩筆資 料)，這兩筆資料是沒有加密過的資料但DES3正在運作的是加密過程，這是相當異常的行 為。