研究目的

第一章緒論

1.3 研究目的

為克服基板配對良率決策多組解的問題，本研究發展一整數線性規劃模型，

期以在多組解中找出最有利於排序機作業的基板配對解。由於此模型在某些情境下，求解時間可能過長，因此本論文另發展一啟發式法(heuristic method)來配合該模型求解，以兼顧求解的品質和求解的時間。

1.4 論文章節安排

本論文章節安排如下。第二章稍加詳細說明TFT 製程，並探討與 TFT-LCD 製造管理相關的文獻。第三章說明本研究所發展的混合整數線性規劃模型，和縮短該模型計算時間的啟發式解法。第四章討論用以驗證求解方法的模擬案例。第五章是結論與建議。

第二章文獻回顧

process），(3) 模組製程（module process），如圖 2-1 所示。

陣列製造技術主要是將玻璃基板透過類似半導體製造技術(鍍膜、曝光、顯影、蝕刻等技術)，在基板上形成為數眾多的電晶體之陣列基板。

組立製造技術主要是利用滴注式液晶灌注製程（ODF，one-drop fill），將Array 製程完成的基板與彩色濾光片基板分別作配對對準，再進行框膠燒成，並注

output Input output

TFT-LCD Panel

CF Process In-house or Outsource

TFT-LCD Panel

圖2.1 TFT-LCD 製作流程

2.2 TFT-LCD 製造管理相關文獻

過去TFT-LCD 製造管理相關的文獻，主要著重在研究生產排程（production scheduling）。如李氏[2] 利用限制理論（TOC）之觀念，發展一同步化集批法則

（synchronized batching heuristic），來解法 Cell 製程中批量生產派工方法，目的減少產能損失及縮短生產週期時間。謝氏[5] 利用先進規劃與排程系統（APS）

來解決 TFT-LCD 產業在多廠區（FAB）的各自不同限制下，同步協調各廠的排程計劃，以提昇各廠的產能利用率。Jenog 等人[7] 利用啟發方法（heuristics）來解決Cell 製程的排程規劃，目的求出最小的平均流程時間。Shin and Leon [9] 利用 MULTIFIT 和禁忌搜尋（tabu search）來發展出平行機台排程方法，解決 TFT-LCD 模組製程機台換線的問題。Toba[10] 利用模擬系統針對線上每一個批

（lot）的在製品（work in process，WIP）進行排程控制，目的在不影響生產產能下，減少WIP 的等待時間。

本研究所探討的基板良率配對和排序機派工問題，就吾人所知過去只有兩篇文獻[3-4]，此兩文獻已經於第一章介紹。

第三章模式建構

本研究擬發展一整數線性規劃模型，來求解TFT-LCD 的基板配對問題，期能在多組配對良率最佳解中，找到一組解能使 TFT 來源卡匣上下雙埠排序機 (two-port sorter)的次數最少。本章首先描述此整數線性規劃模型，然後討論此模型的求解方法。

3.1 符號定義

註標

k： TFT 卡匣 k 之編號；

m： CF 卡匣 m 之編號；

i： TFT 基板 i 之編號；

j： CF 基板 j 之編號；

參數

N：每類卡匣的總數量，單位：卡匣（cassette）

n：每個卡匣的基板數，單位：基板（plate）

p：每個基板的面板數，單位：面板（panel）

H：為一個極大的正數 ω：為一個極小的正數

a

kimj= 第 k 個 TFT 卡匣中的第 i 個基板配對到第 m 個 CF 卡匣中第 j 個基 板的良率，單位％，1≤

i

≤

n

，

1 ≤ j ≤ n

，1≤

k

≤

N

，1≤

m

≤

N

變數

x

kimj= 1，若第 k 個 TFT 卡匣中的第 i 個基板被配對到第 m 個 CF 卡匣中第

j 個基板，否則 x

_kimj= 0，1≤

i

≤

n

，

1 ≤ j ≤ n

，1≤

k

≤

N

，1≤

m

≤

N

q = 1 ，若 k 個 TFT 卡匣中有基板被配對到第 m 個 CF 卡匣中的基板，

否則

q

_km= 0，1≤

k

≤

N

，1≤

m

≤

N

。亦即，若，則 =

q 又只有 0 和 1 兩種選擇，因此可確保

km =1。反之，若第 k 個 TFT 卡匣和第

過去文獻[3]的基板良率配對在此簡稱為 SIP(simple integer programming)，本研究所發展的整數線性規劃模式稱為簡稱為 CIP (comprehensive integer programming)。與 SIP 相比較，CIP 的特點有二。第一是在目標函數加入子目標二，並且給予極小的權重。第二是加上公式（4）的限制式，以求算子目標二的

因此在求解此類問題時，通常設相對最佳解的容忍值（relative optimality tolerance，r）

， 0 r 1 ≦ ≦

。假設在分枝界限法的求解過程中，其最佳整數解的目

對誤差值r。ω的值的設定可分析如下，因為Y是平均良率，因此，M是時間。此演算法分成兩階段。第一階段是利用CIP 求得一初始解(initial solution)。

第二階段是發展一啟發式演算(稱為 Tune_Matrix)法來改善該初始解。

第一階段求初始解的步驟敘述如下。首先設定一求解時間上限(Tub)，利用CIP

義n(Q) = ，n(Q)代表 Q矩陣中元素值為 1 的總個數，n(Q)的值越大，

代表此基板配對解要上下排序機的次數較多。

∑∑

= = N k

N m

q

1 1

第二階段是發展一互換演算法Tune_Matrix，來修改初始解 X 使 n(Q)的值降 低，以得到較佳的解。吾人首先定義此互換演算法的相關符號，其次說明此演算法的基本構想，然後敘述此演算法的詳細步驟。

吾人定義一函數f使f(k, i) = r，f(m, j) = s以簡化指標的表達；另定義一函數g 使 g(r) = k，g (s) = m以找出每一基板所隸屬的卡匣。據此，良率參數矩陣可表達成A = [Ar,s]，第一階段CIP所求得基板配對矩陣為X = [Xr,s]，卡匣配對矩陣Q =

Form_Cas(X) = [q

km]。。

茲將此互換演算法的基本構想說明如下。參閱圖3.1，A矩陣的任兩元素Ar1, s1

和Ar2, s2，若滿足下列兩關係式Ar1,s1

+A

r2, s2 = Ar1, s2

+A

r2, s1，而且Xr1,s1 = Xr2,s2

= 1 則

稱{Xr1,s1, Xr2s2}為一組「可換元素」(a pair of changeable elements)。若將Xr1,s1, Xr2s2

兩元素的值按下列兩種情況(Case1 和Case2)換置，X的配對良率不會改變，但是其n(Q)值可能會降低、增大、或不變，此演算法乃據此修正初始解X以降低n(Q)。

Case 1: Xr1, s1 ↔ Xr1, s2

AND X

r2, s2 ↔ Xr2, s1

Case 2:

X

r1, s1 ↔ Xr2, s1 AND Xr2, s2 ↔ Xr1, s2

在上述兩互換情況，qg(r1),g(s1)、qg(r2),g(s2)、 qg(r1),g(s2)、qg(r2),g(s1) 值都會如下變化，互換前qg(r1),g(s1) = 1，qg(r2),g(s2)

= 1；互換後變成q

g(r1), g(s2) = 1，qg(r2), g(s1)

= 1。吾

人設此四個值的加總為n(q) = qg(r1),g(s1) + qg(r2),g(s2) + qg(r1),g(s2) + qg(r2),g(s1)。上述兩種互換情況，若存在一種互換會使n(q)值減少，則稱{Xr1,s1, Xr2s2}為一組「增值可換元素」(a pair of value-added changeable elements)。Xr1,s1, Xr2s2彼此互稱為增值對口元素(value-added counterpart)。

若{Xr1,s1, Xr2s2}是一組「增值可換元素」，可以有兩種互換作業(Case 1 和

Case2)，吾人選擇使n(q)值降低最多的互換作業，若兩互換作業所降低的n(q)值 一樣，則選擇Case 1。上述互換的作業步驟吾人以一程序Procedure_Exchange

(Xr1,s1, Xr2s2) 來描述。此程序互換後所降低的n(q)值以Value_ Exchange(Xr1,s1, Xr2s2)

Procedure Tune_Matrix

Step 0: 初始設定

r

₀^*

= 1

s

^*₀

= 1

Step 1: 找出X矩陣中元素值為 1 的集合S = {(r, s) | Xrs = 1, Xrs

∈ X}

Step 2: 對 S 中的每一元素(r,s)，找出其所有的「增值對口元素」

) , ( s r

= {(p, q) | Value_Exchange (X

, X

) > 0}

計算Xrs與其「增值對口元素」互換時，所能降低n(Q)最多的量，

d(r,s) = max

₍_p_,_q₎_∈_ψ₍_r_,_s₎

{ Value _ Exchange ( X

_rs

, X

_pq

}

若有多個Xpq可選時，選q值最小，若仍存在多個，選p值最小。

Step 4: 決定 X 的互換元素

(r*, s*) = arg

max

₍_r_,_s₎_∈_S

{ d ( r , s )}

∆ q = d(r,s)

若(r*, s*)有多個，選

| s

− s

₀^*

|

最小，若仍有多個，選

| r

− r

₀^*

|

最小 (p*, q*) = argmax(p,q)_∈_ψ(r*,s*){

Value

Exchange

(

X

r*s*,

X

pq}

Step 5：進行互換作業，更新 X 和 Q IF

∆ q > 0 進行互換作業，

Call Procedure_

Exchange

(

X

r*s*,

X

p*q*)

/更新 X/

Q = Form_Cassette (X) /更新 Q/

r

r =

，

s

₀^*

= s

^* /*記錄 X 目前互換的位置*/

Go to Step 1 /*繼續找增值互換*/

Else STOP 輸出 X /*找不到任何增值互換*/

上述求解基板配對的演算法可彙總說明如下，第一階段設定Tub值用 CIP求出初始解X，第二階段用Tune_Matrix來修正X。第一階段亦可考慮以SIP求解，但是所得解的品質可能不同，本研究將在下一章比較第一階段用SIP和CIP的求解結果。

第四章實例驗證

本章針對前章所提的演算法進行實例驗證。首先敘述測試所用的軟硬體，

其次介紹驗證的情境，最後分析測試結果。

4.1 軟體與硬體

此驗證所使用的電腦為Pentium-IV 2.8GHz，256MB DDRAM，以 What’sBest 軟體 [8] 來求解第一階段的 CIP 模式，以 Visual Basic 語言來編寫來第二階段的演算法Tune_Matrix。

What’sBest 軟體使用分支界限法（B＆B）作為混整數規劃求解方法，在分支節點（Node）搜尋策略上提供了：深度優先（Depth first）、最差優先（Worst first）

及最佳優先（Best first）三種。本研究實驗發現解此問題使用深度優先的分支節點搜尋法，可以在較短的時間內得到最佳解，因此本研究使用深度優先作為分支界限的搜尋策略。

4.2 測試情境設計

本研究測試的案例 TFT 基板的平均良率為 90%，CF 基板的平均良率為 85%，兩者之良率分配皆為二項分配（Bernoulli Distribution）。總共考慮 9 個測試情境：3 種卡匣數(N = 10, 15, 20)，及 3 種面板數(p = 6, 12, 30)，一卡匣可承載的基板數固定為

n = 20 個，因此共有 3 ×3 × 1 = 9 種測試情境。

其次，在ω和r的設定上，ω設定為 1×10^-7，r的設定針對每一個N值設定 5 個不同的r值 (表 4.1)，亦即每一種情境，依照r值的不同有 5 個答案，r值越小代表對求解品質的要求越高。

表 4.1 相對最佳容許值設定

卡匣數（N） Relative Optimality Tolerance ( r )

N = 10 0.0010% 0.0008% 0.0006% 0.0005% 0.0004%

N = 15 0.0020% 0.0018% 0.0016% 0.0014% 0.0012%

N = 20 0.0030% 0.0028% 0.0026% 0.0022% 0.0020%

4.3 CIP/SIP 求解品質與效率

上述9 種測試情境，每個情境用 SIP 求解一組答案，用 CIP 求解 5 組不同

r 值的答案，因此每個情境共有 6 組答案，求解結果如表 4.2 所示。由該表

可知，就基板配對平均良率

Y 而言，每一個情境的 6 個答案其配對良率皆一樣，

亦即皆為最佳的配對良率。

就排序機所需的移動次數(M)而言，CIP 的求解績效比 SIP 為佳，但是求解時間較長，以第一個情境為例(N = 10, n = 20, p = 6)，SIP 的移動次數 M = 70，CIP 最少的移動次數為 M = 33，移動次數減少了 37 次。然而計算時間增 長許多，SIP 只需 22 秒，CIP 卻需要約 2 小時。

當

N 和 p 值增大時，CIP 所需的時間大幅增加，以第 9 個情境為例(N = 20, n = 20, p = 30)，SIP 的解為 M = 249，約需 3 分鐘， CIP 最佳的解為 M = 195，

移動次數可降低54 次，但是計算時間約需 13.5 小時，計算時間實在太長，在實務上不太可行。

由表4.2，吾人可知，當 N 值增大時或 p 值增加時，計算時間皆會增長。

當

r 值越小時，求解的品質越好，但計算時間成指數成長。

4.4 Tune_Matrix 的求解品質與效率

在上述SIP和CIP所求的解當中，假設吾人設定（Tub）為1 小時，先利用 SIP/CIP求出一初始解X，然後用Tune_Matrix來修正X。結果如表 4.3 所示，就排序機的所需的移動次數來看，第二階段M2 皆可較第一階段M1 進一步的減

S1-1(SIP) 70 49 21 00:00:22 00:00:03 00:00:25

S1-2(CIP) 48 44 4 01:00:00 00:00:04 01:00:04

S2-1(SIP) 86 66 20 00:00:23 00:00:03 00:00:26

S2-2(CIP) 53 51 2 01:00:00 00:00:03 01:00:03

S3-1(SIP) 92 83 9 00:00:23 00:00:03 00:00:26

S3-2(CIP) 70 70 0 01:00:00 00:00:02 01:00:02

S4-1(SIP) 125 76 49 00:00:59 00:00:10 00:01:09

S4-2(CIP) 135 85 50 01:00:00 00:00:11 01:00:11

S5-1(SIP) 153 111 42 00:01:00 00:00:10 00:01:10

S5-2(CIP) 143 102 41 01:00:00 00:00:11 01:00:11

S6-1(SIP) 168 149 19 00:01:02 00:00:09 00:01:11

S6-2(CIP) 133 133 0 01:00:00 00:00:05 01:00:05

S7-1(SIP) 189 111 78 00:02:46 00:00:20 00:03:06

S7-2(CIP) 230 125 105 01:00:00 00:00:21 01:00:21

S8-1(SIP) 224 144 80 00:02:45 00:00:19 00:03:04

S8-2(CIP) 226 140 86 01:00:00 00:00:20 01:00:20

S9-1(SIP) 249 219 30 00:02:58 00:00:19 00:03:17

S9-2(CIP) 210 203 7 01:00:00 00:00:14 01:00:14

(10,20,6)

表4.2 CIP/SIP 規劃結果彙整

求解方法卡匣數基板數面板數 r 基板配對良率卡匣移動次數求解時間

S1-1(SIP) 10 20 6 - 87.33% 70 00:00:22

S1-2(CIP) 10 20 6 8.0E-06 87.33% 68 00:16:31

S1-3(CIP) 10 20 6 7.0E-06 87.33% 61 00:45:12

S1-4(CIP) 10 20 6 6.0E-06 87.33% 51 00:59:19

S1-5(CIP) 10 20 6 5.0E-06 87.33% 44 01:01:18

S1-6(CIP) 10 20 6 4.0E-06 87.33% 33 01:51:40

S2-1(SIP) 10 20 12 - 85.71% 86 00:00:23

S2-2(CIP) 10 20 12 8.0E-06 85.71% 66 00:08:13

S2-3(CIP) 10 20 12 7.0E-06 85.71% 59 00:10:57

S2-4(CIP) 10 20 12 6.0E-06 85.71% 50 01:12:33

S2-5(CIP) 10 20 12 5.0E-06 85.71% 43 01:32:17

S2-6(CIP) 10 20 12 4.0E-06 85.71% 41 15:54:08

S3-1(SIP) 10 20 30 - 83.28% 90 00:00:23

S3-2(CIP) 10 20 30 8.0E-06 83.28% 72 00:07:08

S3-3(CIP) 10 20 30 7.0E-06 83.28% 72 00:25:57

S3-4(CIP) 10 20 30 6.0E-06 83.28% 69 01:10:10

S3-5(CIP) 10 20 30 5.0E-06 83.28% 69 01:50:46

S3-6(CIP) 10 20 30 4.0E-06 83.28% 68 06:58:28

S4-1(SIP) 15 20 6 - 87.17% 125 00:00:59

S4-2(CIP) 15 20 6 2.0E-05 87.17% 165 00:12:54

S4-3(CIP) 15 20 6 1.8E-05 87.17% 157 00:30:26

S4-4(CIP) 15 20 6 1.6E-05 87.17% 137 00:53:59

S4-5(CIP) 15 20 6 1.4E-05 87.17% 119 01:19:37

S4-6(CIP) 15 20 6 1.2E-05 87.17% 100 02:54:15

S5-1(SIP) 15 20 12 - 85.58% 153 00:01:00

S5-2(CIP) 15 20 12 2.0E-05 85.58% 168 00:11:25

S5-3(CIP) 15 20 12 1.8E-05 85.58% 148 00:19:35

S5-4(CIP) 15 20 12 1.6E-05 85.58% 130 00:28:24

S5-5(CIP) 15 20 12 1.4E-05 85.58% 119 04:33:54

S5-6(CIP) 15 20 12 1.2E-05 85.58% 99 05:12:31

S6-1(SIP) 15 20 30 - 83.69% 168 00:01:02

S6-2(CIP) 15 20 30 2.0E-05 83.69% 169 00:15:42

S6-3(CIP) 15 20 30 1.8E-05 83.69% 151 00:17:54

S6-4(CIP) 15 20 30 1.6E-05 83.69% 137 01:28:24

S6-5(CIP) 15 20 30 1.4E-05 83.69% 135 03:30:27

S6-6(CIP) 15 20 30 1.2E-05 83.69% 131 19:26:47

S7-1(SIP) 20 20 6 - 85.79% 189 00:02:46

S7-2(CIP) 20 20 6 3.0E-05 85.79% 242 00:28:27

S7-3(CIP) 20 20 6 2.8E-05 85.79% 233 00:35:33

S7-4(CIP) 20 20 6 2.6E-05 85.79% 223 01:25:25

S7-5(CIP) 20 20 6 2.2E-05 85.79% 180 04:40:47

S7-6(CIP) 20 20 6 2.0E-05 85.79% 169 17:19:57

S8-1(SIP) 20 20 12 - 84.96% 224 00:02:45

S8-2(CIP) 20 20 12 3.0E-05 84.96% 247 00:33:27

S8-3(CIP) 20 20 12 2.8E-05 84.96% 232 00:58:05

S8-4(CIP) 20 20 12 2.6E-05 84.96% 218 01:05:26

S8-5(CIP) 20 20 12 2.2E-05 84.96% 181 01:50:59

S8-6(CIP) 20 20 12 2.0E-05 84.96% 170 05:15:36

S9-1(SIP) 20 20 30 - 83.28% 249 00:02:58

S9-2(CIP) 20 20 30 3.0E-05 83.43% 249 00:37:58

S9-3(CIP) 20 20 30 2.8E-05 83.43% 234 00:43:20

S9-4(CIP) 20 20 30 2.6E-05 83.43% 215 00:52:29

S9-5(CIP) 20 20 30 2.2E-05 83.43% 201 05:10:45

S9-6(CIP) 20 20 30 2.0E-05 83.43% 195 13:21:09

第五章結論與未來發展方向

5.1 結論

本論文針對 TFT-LCD 的基板配對製程，發展一配對決策的演算法，此演算法是由兩模組所構成，第一模組稱為 CIP，乃是一整數線性規劃模式，產生一初始解。第二模組稱為 Tune_Matrix，是一啟發式演算法，目的是修正第一階段所產生的初始解。

此演算法可確保最佳的基板配對良率，並有效降低排序機的搬運次數，同時此演算法的計算速度也很快。不論就求解品質或是就求解時間而言，都比過去的相關研究為佳。

5.2 未來研究方向

本論文方法在排序機上下貨的卡匣移動分析，假設在單一機器手臂及單一的終端埠及來源埠，僅考慮在找出較少的卡匣移動次數，並未考量卡匣上下貨時可以透過派工法來進一步減少卡匣移動次數，及當多個機器手臂及多個終端埠及來源埠時，如何決定卡匣派工的邏輯。

本論文未來可延伸的研究方向上，未來可分析排序機上合理的機器手臂、

終端埠及來源埠的數量，並發展卡匣上下貨時移動順序的派工法，目的決定如何指派 TFT 卡匣到排序機，使一個 CF 卡匣完成排序時，能保留下一個 CF 卡匣所對應 TFT 卡匣，減少 TFT 卡匣移動時間，進一步的減少製程週期時間。

參考文獻

中文部份

[1] 李秀玉 (1999) 應用賽局理論分析我國薄膜電晶體液晶顯示器產業之競爭策略，交通大學科技管理研究所碩士論文

[2] 李俊昇 (2003) 液晶面板組裝廠批量製程派工法則之設計，交通大學工業工程研究所碩士論文

[3] 楊毅臻 (2003) 以基板配對為基礎的 LCD 廠排序系統規劃之研究，華梵大學工業管理研究所碩士論文

[4] 楊佳翰 (2004) 應用改良型巨集式啟發式方法於 TFT-LCD 良率控制最佳化之研究，交通大學工業工程研究所碩士論文

[5] 謝仲為 (2002) 先進規劃與排程系統應用於 TFT-LCD 產業之研究，東海大學工業工程研究所碩士論文

英文部分

[6] Hiller, FS, and Lieberman, GJ (1990) Introduction to Operations Research 5^th ed.

McGraw-Hill New York

[7] Jeong, B, Kim, SW and Lee, YJ (2001) An assembly scheduler for TFT LCD manufacturing. Computers and Industrial, 41(1):37-58

[8] Lindo system, Inc.(2002) What’sBest Manual-Option:Integer Solver.

http://www.lindo.com/

[9] Shin, HJ and Leon,VJ (2004) Scheduling with product family set-up time: an application in TFT LCD manufacturing. International Journal of Production Research, 42(20)：4235-4248

[10] Toba H.(2004) A Tight Flow Control for Job-Shop Fabrication Lines With Finite

在文檔中 TFT-LCD 組立製程之基板配對演算法 (頁 11-0)

第一章 緒論

1.3 研究目的

第二章 文獻回顧

第三章 模式建構

k： TFT 卡匣 k 之編號；

m： CF 卡匣 m 之編號；

i： TFT 基板 i 之編號；

j： CF 基板 j 之編號；

N：每類卡匣的總數量，單位：卡匣（cassette）

n：每個卡匣的基板數，單位：基板（plate）

p：每個基板的面板數，單位：面板（panel）

H：為一個極大的正數 ω：為一個極小的正數

a

i

n

1 ≤ j ≤ n

k

N

m

N

x

j 個基板，否則 x

i

n

1 ≤ j ≤ n

k

N

m

N

q = 1 ，若 k 個 TFT 卡匣中有基板被配對到第 m 個 CF 卡匣中的基板，

q

k

N

m

N

q 又只有 0 和 1 兩種選擇，因此可確保

， 0 r 1 ≦ ≦

∑∑

q

Form_Cas(X) = [q

+A

+A

= 1 則

AND X

X

= 1；互換後變成q

= 1。吾

r

= 1

s

= 1

∈ X}

) , ( s r

= {(p, q) | Value_Exchange (X

, X

) > 0}

d(r,s) = max

{ Value _ Exchange ( X

, X

}

max

{ d ( r , s )}

∆ q = d(r,s)

| s

− s

|

| r

− r

|

Value

Exchange

X

X

∆ q > 0 進行互換作業，

Exchange

X

X

/*更新 X*/

Q = Form_Cassette (X) /*更新 Q*/

第一章緒論

第二章文獻回顧

第三章模式建構

/更新 X/

Q = Form_Cassette (X) /更新 Q/

第四章實例驗證

第五章結論與未來發展方向