第二代塗層阻抗監測儀 (CID 2.0)[43]

由第一代CID 的實驗結果可以了解，透過電壓分壓的概念所設計的 CID 電路 板雛型可成功計算出塗層之阻抗，接下來要設法以相同的概念將 CID 做微型化的 調整。參考市面上常見的硬體開發工具，我們選用 Altera DE0-Nano FPGA(Field Programmable Gate Array, FPGA)作為開發的基礎，FPGA 為一種現場可程式邏輯閘

陣列微控制器，可以將使用者編寫之程式轉化為邏輯開關，以硬體的方式實現電路 設計，常被使用作為特殊應用積體電路領域中的一種半定製電路，不僅解決了全定 製電路的不足，亦克服了原有可程式邏輯裝置閘電路數有限的缺點。DE0-Nano 系 列具有尺寸小和重量輕的優勢，適合用於自動控制裝置和攜帶型電子器材，不需要 攜帶過多的硬體設備即可達成目標。對於大部分攜帶型電子產品而言，電源是重要 的考量項目，這款 DE0-Nano 為使用者提供 2 種供電模式包含：USB mini-AB 接 口，2 針的外接電源接頭。

選用此種低階開發工具能夠在開發階段擁有更高的自由度，可自行搭配外接 電路以達到期望的目標。首先利用FPGA 透過 USB 接口和電腦連接，提供電源和 訊號傳輸的功能，取代了電源供應器的使用；透過FPGA 上的 50 MHz 石英震盪器 (CLOCK)以除頻的方式輸出 1 Hz 波形，即可達到簡化訊號產生器的使用；透過類 比數位轉換器(Analog-to-Digital Converter, ADC)將電路板上之類比訊號轉為數位 訊號，使其可直接傳送至電腦端進行運算，取代了示波器的功用，透過了FPGA 的 多功能性，大幅度省去原始繁複的機台使用和走線造成之雜訊。圖 2-26 為 FPGA 之功能配置圖，圖 2-27 為結合 FPGA 和印刷電路板之 CID 2.0 機台全貌。

圖 2-26 Altera DE0-Nano FPGA 之功能配置

圖 2-27 CID 2.0 機台全貌

訊號輸出選用積分-微分調變(Sigma-Delta Modulation, SDM)的方式產出波形，

也就是利用在一個過採樣(Oversampling)的系統上，加入一個迴授路徑，這個迴授 路徑對量化雜訊來說等於一個 N 階巴特沃斯高通濾波器(N-th Order Butterworth High-Pass Filter)，如此一來在頻譜上會造成雜訊重造(Noise Shaping)的效果，將雜 訊的分佈推到高頻的區域，低頻的頻段雜訊較少，因此有利於我們產出1 Hz 的乾 淨弦波。

PCB 使用雙層 FR-4(玻璃布、環氧樹脂)製作，面積大小為 5*9cm²，成品厚度 為1.6mm，實體電路板樣貌如圖 2-28。電路板利用成排杜邦頭和 FPGA 上的排針 相連，由 FPGA 供應 3.3V 的電源，透過型號 TPS60400 的電荷泵(chargepump)將 3.3V 電源轉為-3.3V，再透過 TPS72325、TPS73125 這兩顆低壓差穩壓器(Low-dropout regulator, LDO)，其用途是提供穩定的直流電壓電源，在此將剛剛提到的

±3.3V 電壓轉為供給板子所需類比電源±2.5V。前述 V1、V2 處添加的 OP 選用 LMC6044， 其內部包含四顆 OP 運算放大器，分別用來確認 V1、V2 擷取的訊號 不受後方電路所影響，即是校準之功能，再加上類比轉數位的 ADC1247，其作用 為同時將 V1、V2 兩路類比訊號轉換成數位訊號並傳送至電腦端進行運算，在此 我們控制ADC 選用的增益值為 8，是為了在訊號大小可分析又不至於震盪過大之 間而取得之平衡點。

圖 2-28 CID 2.0 PCB 樣貌

由於FPGA 的採用，使得 CID 2.0 的整體體積縮減許多，圖 2-29 為 CID 2.0 之實驗架設圖。將圖 2-29 與圖 2-21 進行比較，可以發現 CID 2.0 不僅成功將機台 微型化，也精簡了繁雜的架設，不再需要錯綜複雜的接線，有望能夠減少因為走線 所造成之雜訊。表 2-12 為恆電位儀、CHM、CID 及 CID 2.0 之比較表，相比於第 一代CID，CID 2.0 成功將體積及重量縮減，達到了將 CID 微型化的目標，而 CID 2.0 的體積及重量亦不遜色於市售之 CHM，由於 CID 2.0 採用業界廣範使用之 FPGA，

因此得以將硬體價格降低，使得CID 2.0 的整體價格能夠比 CHM 更為低廉。

圖 2-29 CID 2.0 實驗架設全貌

表 2-12 恆電位儀、CHM、CID 及 CID 2.0 之比較表

機型 量測時間 重量 價格 體積

恆電位儀 40 min 1.8 kg NT 60 萬元 9×19×27 cm³ CHM 20 min 400 g NT 30 萬元 4×8×8 cm³

CID 5 min 10 kg NT 15 萬元 - CID 2.0 1 min 80 g NT 3000 元 3×5×9 cm³

圖 2-30 為印刷電路板配置原理(schematic)圖，電路板主要的功能是將電子零 件連接在一起，因此需要先有schematic 圖了解元件之間訊號如何連接，再產出實 際電路配置圖，如圖 2-31 為印刷電路板佈局(layout)圖，先進行零件佈局，再依零 件擺放位置進行電路佈線，完成後即可將此圖送交廠商製作成品。

圖 2-31 CID 2.0 PCB 佈局圖

CID 2.0測試結果

圖 2-32 以 Bode Plot 表示標準電阻之 CID 2.0 與恆電位儀量測結果比較，橫軸 為頻率(Hz)，縱軸為阻抗(ohm*cm²)，圖中呈現出包含恆電位儀與 CID 2.0 之數據：

曲線部分為恆電位儀之量測結果；實心點為CID 2.0 之量測成果。由於電阻所呈現 出來的阻抗值不隨頻率而改變，因此在 Bode 圖中所得到的圖譜應為水平線，但 現實情況需考量到負載的頻率響應，任何導線之間都可能存在有寄生電容。所謂的 寄生電容是指恆電位儀在量測待測物時，兩導線之間的跨壓訊號，亦即寄生電容和 待測物之間為並聯關係，而寄生電容的阻抗可視為𝑍₆ = ¹

MN6= ¹

M*OD6。一般而言寄生

電容c 很小，所以阻抗 Zc為無限大，並不會影響量測，但是當恆電位儀交流訊號 的頻率越來越高，會使得阻抗變小。當我們量測10⁷ohm 電阻時，可以由曲線中發 現在10³ Hz 之後阻抗值下降，即是說此時寄生電容的等效阻抗 Zc已到達跟待測物 相同的數量級；在量測10⁹ohm 的電阻時，可以更明顯看出阻抗值在 10 Hz 之後下 降，這是因為待測物的阻抗值越大，使寄生電容的阻抗Zc越容易在頻率變大時接 近和待測物相同的數量級。

表 2-13 歸納出標準電阻量測結果之數據，從恆電位儀交流阻抗中取出|Z|1Hz做

成果顯示出CID 2.0 可以穩定並準確地判斷塗層在 10⁸~10⁹ohm*cm²區間之阻抗，

也代表著CID 2.0 能夠在只量測 1 Hz 單點情況下，即早判斷塗層是否還對底材具 有保護能力，且由紅色單點之標準差可了解在此範圍內量測數據呈現高精準度的 表現。

圖 2-33 環氧樹酯塗層試樣(100μm)之 Bode Plot

離岸風機為了能夠長時間運轉，通常會採用很高規格的防蝕塗層，依據經驗此 規格的塗層阻抗皆在10⁹ohm*cm²以上，在此以一組高阻抗塗層作為代表進行測試。

圖 2-35 為一組高阻抗環氧樹酯塗層試樣之 Bode Plot，由恆電位儀量測交流阻抗曲 線而得知其 1 Hz 阻抗值為 7.93*10⁹ ohm*cm²，而 CID 2.0 量測結果為 8.32*10⁹ ohm*cm²，由此組塗層試樣可明顯看出，其量測標準差增大至相同數量級(3.40*10⁹ ohm*cm²)。

圖 2-35 高阻抗環氧樹酯塗層試樣之 Bode Plot

由CID 2.0 之量測結果得知，CID 2.0 成功整合了 FPGA 的功能與 PCB 的分壓 計算，大幅縮小了機台體積，並將其運用於量測未知塗層之阻抗。CID 2.0 透過 10⁷ohm 參考電阻精準地量測到 10⁹ ohm*cm²的標準電阻，標準差亦控制在小於平 均值一至二個數量級，說明了CID 2.0 的量測相當穩定，然而當標準電阻值達 3*10⁹ ohm*cm² 時，CID 2.0 的量測誤差明顯上升且標準差增加，可歸因於幾點：(1)當待 測物阻抗已經大於參考電阻一個數量級或以上，則需考量到實驗架設時導線連接 的過程或是電路板本身可能存在的寄生電容所帶來的效應；(2)量測高阻抗待測物

時容易導致訊號通過的電流非常小而出現負載效應，進而產生漏電流的情況，而當 待測物的阻抗相近甚至大於電路板材料本身的絕緣阻抗時，漏電流將會穿透電路 板形成新的訊號迴路，而非最初所構想的經由待測物之迴路。因此，對於CID 2.0 之初步改良將針由硬體部份開始著手，期望能將寄生電容及漏電流等影響降至最 低。

除此之外，我們知道一個具有良好狀態的塗層通常具有相當大的交流阻抗值，

文獻中提及，良好塗層之交流阻抗值約為10⁸ ohm*cm²至10¹⁰ ohm*cm² [45, 46]，

此阻抗已經達到CID 2.0 的量測極限，因此在量測大於 10⁹ ohm*cm²阻抗之塗層試 樣時，量測數據之離散程度增加且誤差亦上升。圖 2-36 為一大於 10⁹ ohm*cm²阻 抗之商用塗層試樣，圖中紅色點為CID 2.0 之十次量測結果，從圖中可以觀察到儘 管十次量測之平均值與恆電位儀之結果相近，但實際十次量測之離散程度相當嚴 重，說明CID 2.0 在面對高阻抗塗層的量測穩定性仍有待改善。

圖 2-36 商用塗層試樣之十次量測 Bode Plot

而從額外的量測實驗中亦發現，當塗層試樣所表現出的電化學特性是明顯的 電容特性， CID 2.0 之量測結果會有大幅度的誤差。圖 2-37 為一塗層試樣之 Bode Plot，從圖中得知，此塗層試樣之 Magnitude 呈現斜直線狀，且 Phase 接近-90 度，

代表此塗層呈現出電容特性，而此時CID 2.0 的量測誤差明顯增大，根據推測可能 造成此情形的原因為：塗層的電阻特性會產生實部阻抗，而電容特性則會產生虛部 阻抗，若僅針對實部阻抗進行計算，將會產生較大的誤差，因此如何對電容性的塗 層進行量測與計算，將是本文研究部份之重點 。

圖 2-37 電容特性明顯之塗層試樣 Bode Plot