第三章 電生理記錄之低功率多頻道 CMOS 放大器設計
3.1 設計架構
本論文針對電生理訊號放大設計作考量，並提出三種可由使用者根據不 同狀況作選擇的運作模式，前置放大器模式（圖 3.1）、平行高通濾波模式（圖 3.2）及buffer 模式（圖 3.3）。
Pre-AMP High Pass Filter Low Pass Filter + Gain
Vdd
Vss Vin1
Reference
Out1
圖 3.1 模式 1 前置放大器
High Pass Filter
Low Pass Filter + Gain
Vin1
Reference
Out1
High Pass Filter
圖 3.2 模式 2 平行高通濾波
High Pass Filter
Low Pass Filter + Gain
Out1
High Pass Filter Pre-AMP
有三種模式主要考量，是針對電生理訊號常常會伴隨著當進行動物 放大處理。這種模式能有效在動物實驗時，濾除large DC-offset，不過此作法 會有訊號衰減的疑慮。為了避免有訊號過渡衰減的情況產生，將模式 2 改良
圖 3.4 模式 1 電路
圖 3.5 模式 2 電路
圖 3.6 模式 3 電路
本論文的電生理訊號放大器設計，均以模式 3 為探討。模式 1 與模式 2，
在測量考量時，會著墨介紹。模式 3 可分成三個部分（圖 3.3）。第一部分設
計使用一個 ，必要時，也可使用外接電阻變成可調 的放大器或
者當作 第二部分，是一個高通濾波器，第三部分是一個具放大
器功能的低通濾波器。
低功率對電生理記錄放大器而言，越來越重要，因為隨著神經元記錄電極 的進步，可偵測到越來越多的神經元訊號，也就需要越來越多的電生理記錄 放大器，當眾多的電生理放大器因實驗需要，必須被長時間使用於記錄訊號，
此時功率與散熱問題，是非常重要的議題。再加上未來無線傳輸系統是一種
趨勢，電源供應必然不會再使用 ，電源必須用電池或其他可攜
式的電能來源，因此低功率的需求已經成為研究電生理記錄放大器所要重視 的問題。
pre-amp gain
buffer 使用，
power supply
本研究設計，與國外實驗室設計方式的差別，除了著重在於低功率之外， 大器，輸入級有PMOS 與 NMOS 兩種選擇，就 flicker noise 的觀點而言，PMOS 擁有比 NMOS 更好的抗雜訊的能力[1][2][9][10]，因此選擇 PMOS 當作 difference input pair 當作輸入級（flicker noise 分佈如圖 3.8）。
此前置放大器的電路架構如圖 3.9，可提供 29 dB 的 gain（
適當安排，也可當作buffer 使用，或提供 1～28 倍的可調放大倍率。設 計時，供應電壓正負 1V，估計靜態總電流 6 uA，電晶體 over drive 電壓 0.1V
～0.2V，經過估算後，適當微調 W/L 的比值，測試通過製程飄移的 5 個 corner (FF、TT、SS、FS、SF)均可正常工作。在 TT 的情況下，ICMR 為 -0.14V
～ 0.12 V。
圖 3.7 前置放大器架構示意圖
圖 3.8 flicker noise 頻譜分佈
圖 3.9 前置放大器
3.2.2 高通濾波器設計:
濾波器主要有 1.被動濾波器、2.主動濾波器及 3.SC 濾波器三種架構中 考量[39]。
1. 被動濾波器由被動元件RLC 組成，但是會造成電生理訊號的嚴重衰減。
2. 主動濾波器由 與 本身的 。
3. 濾波器會將 引入電生理訊號，有實驗室提出不適合應用
由以上的分析，架構 1 與 3 不適合用於電生理訊號晶片設計上，最後選擇主 動濾波器。
RC OP 組成，會加入些微 OP noise SC switch noise
於電生理訊號[13]。
主動濾波器的架構方式，有直接做成band-pass filter，也有利用 HP+LP 的合成效應。應用於電生理的頻寬時，如果直接做成band-pass filter，階數低 的話，中間的平坦帶效果將會很差，容易得到一個peak 值，階數高的話，被 可測試通過製程飄移的 5 個corner (FF、TT、SS、FS、SF)正常工作。此放 大器具有 60 dB 的 gain。
第二部分要設計高通濾波器，主要是去除動物實驗時，因電極與電解液 產生約 100 mV DC-offset 非常大的低頻雜訊。國際上公認電生理的頻寬[13]
是從 100 – 400 Hz 起，直到 3 k – 10 k Hz 為止。所以適當的設計濾 capacitor filter 將會對電生理訊號加入 switch noise 的干擾。美國華盛頓大學 [12]，以設計一個DAC，將經過適當選擇數位控制轉成類比訊號的電訊號，
是以電容比值為增益的主要來源，所以設計上電容會達到 20 p，本研究設計，
採用Miller 的概念，如圖 3.11，利用 OP 的增益，來提高被動元件的效能。
圖 3.12 及 3.13 為設計的示意圖。
假設高通濾波器的極點在 200 Hz，則如果使用被動濾波器，我們可以得 到RC 的值為 1.59 E-3，假設我們選定電容值 C 為 1 p，則電阻值為 1.59 E9
（1.59 G），該電阻值過於龐大，如果提高電容 C 為 10 倍，電阻值降低 10，
則電容 10 p 與電阻 159 M，這些都不太可能以積體電路實現。而
Switch-Capacitor filter，是由美國 Duke 大學 Iyad Obeid 提出，該研究結果顯 示，會對電生理訊號加入 switch noise。所以根據以上的探討，主動濾波器是 本論文設計的概念，並加入Miller 效應來提高電容的效益。
圖 3.10 2-stage 電路架構圖
V1 V2 V2/V1＝A
C
C1＝AC C2＝C/A
Miller Effect
圖 3.11 Miller effect
圖 3.12 高通濾波器架構示意圖
圖 3.13 高通濾波器架構圖
電容效益提升，計算式如下
當 效應產生，可得電容 其中
電容 倍 倍 選擇
可得 約
Miller AC，
A：增益、C：
F=1/2*pi*RAC RCÎRAC 提升 A 故當A＝60 dB( 1000 )
R＝1 mega 、 F＝150 Hz C 1 pF
3.2.3 低通濾波器:
利用回授電路控制，會特別注意closed loop 的 stability，如果設計不良，
變成unstable system。電路中，跨接電容形成 dominate pole，不過在設 計時，常常會加入一適當電阻（圖 3.14），把S domain 右半邊的一個 zero 給 pole-zero cancellation 掉，提高系統的 phase margin。不過分析該設計中右半 平面 zero 位置，在 6 mega 的地方，距離我們低通濾波器的主極點 6 k 相
圖 3.14 具放大功能的低通濾波器
圖 3.15 加入補償電阻前後之波德圖
3.2.4 偏壓設計：
最後為提供偏壓的方式，採用2個PMOS組成，圖3.16為架構圖[11][25]
[27][40][41][42]。設計此偏壓電路提供系統一個適當偏壓點，經過計算與 測試系統可接受的範圍，設計約0.13 V，設計電壓，因此設計完畢後，必須 與整個系統連接上，並且測試5種製程飄移參數（FF、SS、TT、FS、SF），
已確保系統可正常工作，測試後整體系統可合乎原本預期之設計。
圖 3.16 偏壓電路
3.3 測試考量
在測試上，拉出多個測試與驗證的節點。下圖 3.17 為整體架構，每一 個方塊的輸入輸出均有設置節點，並考慮補償的方法，以下就每個方塊探討。
High Pass Filter
Low Pass Filter + Gain
Out1
High Pass Filter
Pre-AMP
圖 3.18 外接電阻選擇增益
圖 3.19 當作buffer 使用
測試考量 2：高通濾波器部分
有設立特殊節點A1 和 gnd，當遇到因為頻寬不夠低或不理想時，可以外 接電阻於A1 和 gnd 之間補償，達到電生理訊號適當的頻寬。圖 3.20 高通濾 波器測試考量架構示意圖。
如果低頻 3 dB 過低，可以並連電阻於 A1 和 gnd 之間，電阻選擇則依據 電阻並連效應去計算，設計於IC 裡的電阻為 1 mega 歐姆。如果低頻 3 dB 過 高，則可外加電阻於gnd 點和外面真正的 gnd 點，電阻選擇則依據電阻串連 效應去計算。
圖 3.20 補償高通濾波器不理想狀況
測試考量 3：具放大功能之低通濾波器部分
有設立特殊節點 A2，當遇到頻寬不理想時，可外接電容補償。圖 3.21 低通濾波器測試考量架構示意圖。如果高頻 3 dB 點太高，可外接電容於 A2 和Vout 之間，設計於 IC 中電容為 1 pF。
圖 3.21 補償低通濾波器不理想狀況
第四章 晶片實現與結果驗證
(Pre-Simulation)，通過pre-simulation測試，就進入利用 Laker Tools 佈局，並 且 測 試 佈 局 後 驗 證 (Calibre DRC 和 LVS) 以 及 最 後 的 模 擬 (Post- Simulation)。流程如圖4.1所示。SPEC Level Design
佈局考量：
類比電路的抗雜訊能力低且對製程敏感度高，因此在佈局時，需要注意 整體位置。基本的類比電路佈局考量，有匹配的問題，要加入 Dummy cell 來保護重要元件，最好也在核心的電路部分，使用保護環(Guard ring)將被動 元件與核心電路隔離。
設計單位電容 0.05 pF，45 度角切齊（圖 4.2）。利用單位電容繞成所需 電容，加入DUMMY CELL，並用兩個 contact 的 guard ring 圍住（圖 4.3）。
設計單位電阻 1 k，使用Diffusion（圖 4.4）。利用單位電阻繞成所需電 阻，加入DUMMY CELL，並用兩個 contact 的 guard ring 圍住（圖 4.5）。
圖 4.6 為 1 channel 佈局示意，圖 4.7 為完整佈局示意，圖 4.8 為實際 佈局圖，圖 4.9 為給封裝廠商看的打線圖。
圖 4.2 單位電容
C
R
佈局平面圖
CKT name : NR chip
Technoloy : TSMC 2P4M 0.35um Package : SB40
Chip Size : 1906 um * 1580 um
Power Dissipation : 54.5uW（1-channel，HSPICE Results）
因4-channel 中的 1 個 channel 當作測試與驗證用，所以輸入、輸出與測 試的腳大約20 pin，已經佔滿一半的腳位，考慮到拉線問題，將其他 3 個 channel 使用 mirror 方式，將腳位拉至另外半面，如 4.8。
圖 4.7 layout 示意圖 Channel
1
Channel
2 Channel 3
Channel 4
IO_PAD + ESD IO_PAD + ESD
圖 4.8 layout 全圖
圖 4.9 打線圖
4.2 佈局後的模擬結果
圖 4.10 前置放大器波德圖
圖 4.11 輸入訊號有 0.5V 的DC offset 加上 700 uV 的 1 k Hz 電生理訊號
圖 4.12 OTA波德圖
圖 4.13 高通濾波器的波德圖
圖 4.14 具放大功能之低通濾波器的波德圖
圖 4.15 帶通濾波器頻譜響應
圖 4.16 系統之 phase margin 約 85 度
圖 4.17 輸入訊號為為頻率 1 k，振幅 700 uV 的且具有 0.5V 的 DC offset
圖 4.18 為輸入合成訊號。（上）電生理訊號頻率 1 K，振幅 10 uV，加上神 經元記錄電極產生的 100 mV DC-offset 和 100 k Hz振幅為 5 uV的雜訊，（下）
輸出結果
圖 4.19 溫度變化對電生理放大器的影響
4.3 效能比較
Pedram Mohseni Michigan ,
Haidong Guo Washington ,US
TSMC 0.25um 1p5m
TSMC 0.35um 2p4m Voltage +-1.5 V +-2.5 V +-2.5 V +-1.5 V +-1V Gain(dB) 39.5 39.5 47.4、53.4 20、29、40、
49.5、 60
OP architecture P-type OTA P-type OTA N-type OTA P-type OTA P-type OTA Power/channel 133 uW 80 uW 950 uW 520 uW 54.5 uW (16 channel)
0.15*2
Implementation Single chip Single chip Discrete Discrete Single chip Others 1. laser
sample and hold
Pedram Mohseni Michigan , USA [27]
Reid R. Harrison Utah , USA [31]
Iyad Obeid Duke , USA [13]
Haidong Guo Washington ,USA [12] R summary 80.5k+pseudo
resister
預計規格列表
Process Technology TSMC 0.35um 2p4m Supply voltage ±1 Volt
channel 4
Gain 59dB～88dB
Bandwidth 161～5.9 k Hz
UGF 0.3～5.13 mega
Temperature range 5~85 度
Output offset 5.2mV
Phase margin 85 度
Roll off ( HP / LP ) -20 dB / -20 dB Power consumption 54.5 uW / channel
ICMR (圖 5.1/圖 5.3) -0.14～0.12 / - infinite～infinite
Die size 1.906 mm * 1.58 mm
Output loading 1G
Package SB40
表 4.3 預計規格
第五章 結論
5.1 總結
在本論文中，首先以CMOS 積體電路為基礎，發展出低功率電生理記錄 放大器，在模擬上獲得成功。對於多頻道電生理訊號觀察，需要有體積小、
功能簡單、容易操作、低電壓、低功率以便於長時間觀察神經元所產生的訊 號，本研究基於上述原則而設計。半導體產業乃我國明星科技之一，CMOS 積體電路設計技術結合醫學應用，極可能成為下一波明星產業。本研究結合 了CMOS 積體電路設計並應用於醫學上，對這方面將來的發展有所助益。
5.2 未來研究方向
目前許多電生理記錄放大器因為神經元發出的訊號相對屬於低頻的訊 號，因此有些研究發展被迫必須用外接電阻電容於晶片的方式來量測神經元 所發出的訊號。透過本論文的研究，未來可以發展更 powerful 的 OP，提供 low power and high gain，搭配利用 Miller 效應，更可有效降低被動元件的值，
對於固定尺寸的面積而言，可放下更多頻道的電路。
Low power 的設計，最直接的方法，就是使用低電壓，可是採用低電壓 的狀況下設計，會遇到許多困難，比如Gain、SR ...etc，因此這方面的問題，
很值得去探討，找出更適合應用於電生理記錄放大器。
參考文獻
[1] Phillip E. Allen and Douglas R. Holberg, CMOS Analog Circuit Design,
[1] Phillip E. Allen and Douglas R. Holberg, CMOS Analog Circuit Design,