1-1 電子構裝的功能和層次介紹
電子構裝的定義乃是指電子產品之生產過程中，將各種電子元件，依需 要組裝接連的所有製程，其主要的四種功能分別是：
電能傳送（Power Distribution）：需有外來的電源經過構裝層內的重新分佈，
來穩定地驅動 IC 使其運作；訊號傳送（Signal Distribution）：IC 所產生的 訊號，或由外界輸入 IC 的訊號，均需透過構裝層線路的傳送以送達正確的 位置；熱的散失（Heat Dissipation）：藉由構裝的熱傳設計，可將 IC 的發 熱排出，使其在可工作溫度下（通常小於 85℃）正常運作；保護支持
（Protection and Support）：構裝可將 IC 密封，隔絕外界污染及外力的破 壞，其中第一層次構裝的一項主要目的，就是保護易碎的晶片，提供足夠
電子構裝可依照與積體電路的遠近，分成四種不同的構裝層次，如圖 1-1[3-5]所示：
第一層次的構裝（First Level Packaging）又稱為晶元層次的構裝（Chip Level Packaging），是指對裸露的積體電路晶片（IC Chip）進行構裝，形 成電子元件的製程，其包涵了晶片黏著（Die Attach）、連線（Interconnect）
與密封（Sealing）等製程；而晶片連線藉由：打線接合（Wire Bonding）、
捲帶式自動接合（Tape Automatic Bonding）及覆晶接合（Flip Chip Bonding）
等技術，將其 I/O 經由構裝體的線路延伸出來，第一層次的構裝技術[6-7]示 意如圖 1-2[3]所示。
第二層次的構裝（Second Level Packaging），是指將構裝好的 IC 黏著 到印刷電路板上，其黏著方式有通孔插裝（Pin Through Hole，簡稱 PTH）
及表面黏著技術（Surface Mount Technology，簡稱 SMT），目前 SMT 已 成為此領域之主流。而第一層級與第二層級的分野亦隨著構裝技術的不斷 進步而日趨模糊，例如，所謂的 Direct Chip Attach（簡稱 DCA）就是將裸 晶片直接黏著在印刷電路板上，然後再以封膠保護晶片，如此就省去了第 一層級的構裝。
第三層次的構裝（Third Level Packaging），將黏著有各種元件的板子 再一片片組裝到主機板上（Mother Board），組裝成為一個次系統。
第四層次的構裝（Fourth Level Packaging，如圖 1-7），則是結合上述 的次系統，成為一個完整的電子產品。這些高層次構裝的目標是，要求更 高的功能、更小的體積與重量、與更低的價格。當構裝密度增加時，系統 的複雜性更加提高。系統的電性模擬與散熱分析更形重要。所以必頇在產
品生產之前，有正確的分析及評估，使構裝設計最佳化，以提高可靠性。
TAB 技術係由美國通用電子（General Electric，GE）公司於 1968 年利 用小型模組（Minimold）開發出來的，是指在銅片表面形成不導電膜，或 在不導電膜上形成銅電路，用以連接半導體元件，用在第一層次與第二層
次的構裝上。捲帶式自動接合的製程，就是將晶片與在高分子捲帶上的金 屬電路連接。高分子捲帶的材質以聚亞醯胺（Polyamide）為主，也有用 Polyester 與 Teflon 的。金屬層則以銅箔使用最多。TAB 技術，較諸傳統的 打線接合，最大的優點在於可縮小積體電路晶片上金屬墊間距，進而提高 電路接頭的密度。具有厚度薄、接腳間距小且能提供高輸出/入接腳數等優 點，十分適用於需要重量輕、體積小之 IC 產品上；其缺點則主要為击塊製 作不易且成本較高。[2, 5-6]
（3）覆晶接合技術（Flip Chip）
覆晶接合技術起源於控制崩潰晶片接合，又名為 C4[8]（Controlled Collapse Chip Connection），是由 IBM 在 1961 年首先開發而成。所謂的 C4 技術，是首先在晶片的金屬墊上生成銲料的击塊（錫球），而在基板上 則生成與晶片上銲料击塊相對應可供銲料潤溼附著的接點。然後翻轉晶 片，對準基板上的接點，以迴銲（Reflow）的方法，同時生成所有接合。
Controller Collapse 意指熔融击塊的表面張力可以支撐晶片的重量及控制击 塊的（塌陷）高度，如圖 1-4[2]塌陷的錫球示意圖及圖 1-5[9]覆晶示意圖。
4. 覆 晶 接 合 是 直 接 在 基 板 上 進 行 晶 片 和 基 板 的 接 合 ， 不 必 模 封
（molding），並且晶粒背面裸露以提供良好的散熱性[15]
5. 使用低熔點的共晶合金重複修補
6. 在迴銲時因銲錫具有表面張力而有自我對位（Self Alignment）的特 色，如圖 1-6[3]所示 覆晶接合技術者，除了 IBM 以外，已有 AT&T、HP、Motorola、NEC、Hitachi 等公司。較通用的製程為錫球直徑 125 微米，間距 250 微米，其輸出/輸入
（Under Bump Metallization）層。UBM層必頇具備的特性為：與銲錫的反 應速度慢、與液態銲錫有良好的潤濕性、與導電薄膜具有良好的結合性、
必頇具有固態擴散阻障層、應力低、抗腐蝕性強等特性[17]。業界通用的UBM 製程一般分為三層，製作過程是先在晶片銲墊上鍍一層鈍化層，然後在蝕 刻法在鍍化層開一個導孔，之後鍍上不同金屬層，各扮演其特定功能，銲 錫击塊的基本結構如圖1-7[11]所示：
1. 黏著層（Adhesion Layer）：主要功能在於與IC上的金屬墊（Pad）
間形成較強的黏著性，使用的金屬膜為和銲墊金屬高黏著性的材 料，常採用的材料有鈦（Ti）、鉻（Cr）、鈦化鎢（TiW）等金屬 2. 擴散阻障層（Barrier Layer）：主要功能用來阻擋IC金屬墊的鋁或
銅導電層與銲錫合金間的相互擴散，因為銲錫合金中的錫與一般所
3. 潤濕層或抗氧化層（Wetting / Protective Layer）：其位於最外層，
目的在於保護下層（擴散阻障層）金屬免於被氧化，同時提供對銲 錫之潤濕效果，在特定環境中保持對銲錫的潤溼效果，一般金（Au）
和鈀（Pd）是最常用的潤濕層材料。
目前所使用之UBM層有Cr/Cu/Au、Al/Ni（V）/Cu、Cu/Ni（P）/Au、
和本文實驗所採用的TiW/Cu/Ni等多種結構。[18-21]
製程的第二部分銲錫击塊的形成方式，可分成蒸鍍法（ Evaporation）、
電鍍（Plating）、網板印刷（Printing）、植球（Ball Placement）以及打線 球（Stud Bond Bumping）等方法等，再經迴銲即可得球狀的銲錫击塊，各 有其優點和用途。
覆晶接合技術以錫鉛击塊為主，但因為鉛對環境的汙染，目前正積極開 疲勞（Thermal Fatigue）的能力（如圖1-10[2]）。
銲錫击塊依照組成成份的不同可區分為三種：共晶銲錫击塊（Eutectic Sold Bump）、高鉛銲錫击塊（High Lead Solder Bump）及無鉛銲錫击塊（Lead
Free Solder Bump）。
a. 共晶銲錫击塊（如 63Sn/37Pb，重量百分比），因本身熔點較低
（183oC），故只需使用助焊劑（Flux）而不必用錫膏（Solder Paste）
即可完成接合，由於熔點低，因此可以使用廉價的有機基板（如
c. 無鉛銲錫如（96.5Sn/3.5Ag，重量百分比），近年環保意識抬頭，
鑑於鉛對環境的污染和人類的傷害，全球無鉛化成為一股積極開發無 鉛銲料的趨勢。大部分的無鉛銲料均為錫基的銲錫。其中比較特別的 類別為 Sn 和貴重金屬 Au、Ag 與 Cu 的共晶成分。此外，也有使用 Bi、In、Zn、Sb 和 Ge 等合金元素，無鉛銲錫中，除了 SnBi 和 SnIn 外，普遍的現象是熔點均較共晶錫鉛銲錫高，因此迴銲溫度會比共晶
錫鉛銲錫約高 30℃，共晶錫鉛銲錫和無鉛銲錫的熔點與成分變化如表 膨脹係數（Coefficient of Thermal Expansion）的差異。在電子構裝的失效 機制通常以是否有促使加速歸類，可分為加速發生失效以及自然損耗失 效。另外，可靠度加速測試中的破壞性環境因子，大致可分為五種類型︰
機械、溫度、電性、化學性及輻射，各個環境因子可分別以單獨或是互相 加成性的破壞模式去測試產品，而使破裂模式展現於構裝結構特定材料及 部位上。[1]
本文實驗中使用的可靠度測試方法（如表1-3[1, 3]）包括壓力鍋試驗
（Pressure Cooker Test）、高溫儲存試驗（High Temperature Storage Test）、
溫度循環試驗（Temperature Cycling Test）及恆溫恆溼試驗（Temperature / Humidity Test），分別簡述如下[1, 22-26]：
a. 壓力鍋試驗（Pressure Cooker Test）
壓力鍋試驗常用於測試半導體封裝之抗濕氣能力，待測品被放置嚴苛
b. 高溫儲存試驗（High Temperature Storage Test）
高溫儲存試驗常用於判斷電子元件在長期高溫作用下構裝元件劣化狀
c. 溫度循環試驗（Temperature Cycling Test）
d. 恆溫恆溼試驗（Temperature / Humidity Test）
恆溫恆濕試驗用於評估半導體封裝在穩定狀態濕氣環境下之可靠度。
本論文研究共晶Sn（97.5%）-Ag（2.5%）銲錫击塊和三種厚度Cu/Ni金 屬層，其Cu/Ni金屬層的實驗厚度條件分別為：
（1）5μm-Cu/ 3μm-Ni（目前標準製程）
（2）2μm-Cu/ 3μm-Ni（簡化製程及降低成本測試條件）
（3）0μm-Cu/ 3μm-Ni（簡化製程及降低成本測試條件）
藉由本論文的實驗規劃，可觀察不同UBM金屬銅層厚度與固定鎳層厚 介金屬化合物析出在銲錫球[34]內部，具有Orowan的散佈強化（Dispersion Strengthening）。[35]錫鉛銲錫和無鉛銲料在高溫儲存測試時，剪力強度會
下降[36-43]，在排除界面脆性破裂時，其造成原因為銲錫內之晶粒粗化或介
金屬化合物產生粗化現象，其驅動力為析出顆粒之表面積下降，可由於 介面控制反應（Interface Controlled Reaction）。反之，若原子擴散的時間 遠大於原子越過介面的時間，反應則受限於原子擴散機構，稱為擴散控制 反應（Diffusion Controlled Reaction）。[3]一般而言，介面反應介金屬生成 厚度（X）和反應時間的關係如下:
X = Ktn = A（Dt）n ……….式（1-1）
K為成長係數，A為常數，D為擴散係數，t則為反應時間 式（1-1）中的n值說明如下:
（1）n=1，線性生長動力學（Linear Growth Kinetics）: 線性生長關係代表 反應的決定速率是由介面控制，表示原子相互擴散的速率較快，整個反應 主要受制於原子反應生成介金屬所需的時間， 所以介面生成物反應所需的 時間大多由介面所控制[49-50]
（2）n=0.5，拋物線生長動力學（Parabolic Growth Kinetics）: 拋物線生長 表示原子擴散到介面的速率較慢，當原子擴散至介面之濃度達到飽和值 後，在介面處可形成介金屬化合物，此為擴散控制反應，通常介金屬層厚
度的增加，隨著原子擴散路徑的變長，其介金屬生長速率變慢，而生長的 厚度平方與時間成正比[51]
（3）n= 0.5或1混合控制機構（Mixed Controlled Mechanism）當介面反應層 不只一層或是反應控制機構非單一機構，在過程中有發生轉變，實驗的n 值會偏離0.5。[52]此外，介面反應中反應的溫度亦會影響反應的機構或是活 化能的改變而影響n值
由Ghosh等人進行Sn-3.5Ag，Sn-57Bi與Sn-38Pb三種共晶銲錫合金與鎳 的介面反應研究[53]，結果發現Ni3Sn4為多面狀之晶粒，介金屬成長為符合
由Ghosh等人進行Sn-3.5Ag，Sn-57Bi與Sn-38Pb三種共晶銲錫合金與鎳 的介面反應研究[53]，結果發現Ni3Sn4為多面狀之晶粒，介金屬成長為符合