Csi_clockreset_reset_n Clock Reset N
3.3 硬體架構簡介
3.3.2 系統調整設定
建置系統,根據之前各個章節所介紹的,已經可以建構出一個小型的系統。
但在 DE2 開發板中,資源是有限的,並不能無止盡的將無關緊要的控制器全做加 入,否則會造成編譯時,系統過大的錯誤產生。因此對於系統各項控制器的引用,
需注意會否超出資源的可能。
圖 32 時脈設定
SOPC Builder 的建置過程中,必頇先設定好時脈,將特定的驅動 IP 給予其驅 動所需要的時脈。如 SDRAM 需要 50 MHz 的時脈做輸入,則必頇先在 SOPC
Builder 建置系統時,先加入一個時脈為 50 MHz,另外把原本時脈改為 100 MHz。
前陎章節有介紹到,為了讓系統能更有效率的處理程序,因此會將時脈拉高至 100
MHz。而在圖 32 當中,可以看到 SDRAM 的時脈設定為 50 MHz,其他裝置皆依 照著系統的時脈在運行。在此的時脈設定,僅為一個介陎,並不能真的給予 100
MHz 或是 50 MHz。將時脈設定完成後,接著將系統編譯。編譯後所產生的 SOPC 系統檔當中,會產生剛剛時脈設定的兩個時脈,可在最上層的專案檔做輸入,因 此真正輸入時脈的位置,是在最上層的專案檔。本研究是將 SDRAM PLL 時脈產 生器所產生的系統時脈與 SDRAM 時脈做引入,直接接線連至 SOPC 的專案檔中,
提供系統真正所需的時脈。
另外,由於 LCM IP 當中使用的時脈,需要兩種不同的時脈供應。一個是在
Avalon Bus 上做資料的抓取,需要與系統 100 MHz 時脈相同,另外做寫入 LCM 的 時脈,需要特定時脈為 25 MHz。因此使用外部線路,將 LCM 顯示器的時脈做外 部引入,不需要在 SOPC Builder 設定系統時設定,僅需在 LCM IP 中設定好接線 名稱,最後直接從外部引入即可。
圖 33 DM9000A 設定
圖 33 中介紹到 DM9000A 的時脈設定,此為建置控制器時,必頇在最上層所 做的設定。就如同 LCM 的控制器,一樣也需要在最外層做時脈的輸入,DM9000A 需要 25 MHz 的輸入,因此將系統的 50 MHz 做時脈調整,將其調整為 25 MHz 後再輸入給 DM9000A 做為控制器的時脈。
最上層的檔案設定,是將所有系統使用到的控制器、時脈、各個協定等做宣 告,系統執行會依照最上層的設定,對各個設備做連結。因此硬體設計的最後步 驟,就是將最上層的檔案設定建立好,將各個引線做連結,設定好各個引腳的名 稱,並將剛才所建立好的 SOPC 系統做引入,一併編譯後即可下載至 DE2 開發板 中做測詴。
圖 34 系統編譯結果
圖 34 顯示的結果,即為硬體系統編譯後的結果。結果顯示中可知道,此系 統佔用了總邏輯元件的 14%,並且佔用了 29%的記憶體空間。由此可知,本研究 的硬體部分所佔用 DE2 多媒體開發板的資源使用度非常少。接下來的章節會介紹 到軟體系統的開發。本研究所設計的軟體作業系統大小為 1437 K Byte,結合硬體 系統的開發,若需要將此系統產品化,整體所需的空間非常小。若是針對客製化 製成,可將系統不必要的功能移除,將系統壓縮成更小的空間佔用,以節省資源 消耗,省去不必要的空間佔用。或是未來欲對此開發版加入額外的功能,開發的 空間利用也是相當的充足,在此提供參考。