變化及時間表，在各個階段中都有發現到不同程度的孔洞生成，而且我們可以很 趨勢，而至最後電路開路。 此處孔洞生成原因應為受Current Crowding Effect 影 響，在b3 左上角電子流從Al導線進入Bump的地方，界面處將有極大的電流密度改 變，造成電流聚集效應的影響。而由圖中可以觀察到其覆晶錫銀凸塊變化為Cu UBM 消耗溶解、介金屬化合物成長。
在2004-4 JAP EM in SnAg [17]文中提到在覆晶錫銀SnAg3.5 bump height
130μm 、Ti 0.1μm、 Cr/Cu0.3μm、 Cu 0.7μm、通電溫度 150℃、電流密度 5 x 103 A/cm2下孔洞生成在cathode/chip side，又在電流密度 1 x 104 A/cm2下孔洞生 成在cathode/chip side 和 anode /chip side 皆可發現，與本實驗相對照，覆晶錫 銀SnAg3.5 20μm，在通電溫度 150℃、電流密度 8.4 x 103 A/cm2下，孔洞生成主 要發生在b3 左上角電子流進入的地方，也就是cathode/chip side；另外可據此推 測anode /chip side發生孔洞生成之電流密度應介於電流密度 8.4 x 103 A/cm2至1 金屬化合物變厚。比對在2005-5 JAP 3D Simulation on Current Density
Distribution [19]文中所提到在針對 5μm Cu UBM 做模擬的情況下，可以看到 crowding ratio (局部最大電流密度除以平均電流密度)在晶片端約較錫球底部大上 十倍。
可以看到b2 與b3 通電時間 117.26 hr，電阻上升 101.3% 之電阻曲線圖，如前所 述b3 有孔洞生成，使得錫球的電阻上升；反之b2 無孔洞生成，只看到介金屬化合 物變厚，因此並無明顯電阻上升。
4-3 結論
a. SnAg 底部金屬層銅 5μm，在通電溫度 150℃、電流密度 8.4 × 103 A/cm2下，
由於current crowding effect，孔洞生成主要發生在bump3 左上角電子流從Al導線 進入bump的地方，即cathode/chip side。
b. B3 孔洞生成在電子流從 Al 導線進入 bump 的地方，且伴隨著電阻上升有沿著 介金屬化合物與共晶錫銀銲錫的介面的逐漸向右趨勢，與過去的相關研究有類似 之趨勢，但測試時間遠小於該文獻，推測原因主要是UBM 沒有 Ni 作為擴散阻障 層。
c. 錫銀銲錫 b2 之變化主要在基板端，因為基板端的開口較大，而且基板的銅導線 較厚，接觸面積增加，電流密度遠比晶片端小，且銅導線厚度（ 30μm ）亦遠高 於鋁導線厚度（ 1.5μm ） ，因此並不會發生無電鍍鎳遭到破壞銅原子進入銲錫 內部形成大量的介金屬化合物，而是在基板端發生介金屬化合物變厚。
d. B3 電阻在電阻上升至 101%時開始快速上升，直到電路開路為止。
SnAg 150 ℃
圖 4-2 錫銀銲錫 Cu 5μm UBM試片 150℃、電流密度 8.4x103 A/cm2、通電時間 16.54 hr，電阻上升 25.4%，電子顯微鏡圖片。
Bump 2
Bump2
圖 4-7 Bump3 在電流密度 8.4 x 103 A/cm2通電下，電阻上升對應通電時間之電阻 曲線圖。
(a) R increase 0%
(b) R increase 25.4%
圖 4-8 (a)~(f) b3電阻上升為 0、25.4% (16.54 hrs) 、50.0% (49.55 hrs)、63.1%
(c) R increase 50%
(d) R increase 63.1%
(e) R increase 101%
(f) open
(66.59 hrs)、101% (117.26 hrs) 和電路開路下 之 1000X SEM，在b3 左上角電 子流進入的地方，可以觀察到孔洞隨著通電時間和電阻上升有逐漸向bump右側的
趨勢，而至最後電路開路。
(a) 未測試
Bump3 R increase 0%
(b) 通電時間 16.54 hr Bump3 R increase 25.4%
(c) 通電時間 49.55 hr Bump3 R increase 50.0%
(d) 通電時間 117.26 hr Bump3 R increase
101.3%
(e) 通電時間 190.35 hr Bump3 open failure
圖 4-9 Bump2(電子流由下方進入銲錫)在基板端介金屬化合物因通電下而變厚。
(a)
(b)
圖 4-10通電時間 117.26 hr，電阻上升 101.3%， (a) 未經電子流通之Bump1 SEM；(b) 未經電子流通之Bump4 SEM。在介金屬化合物與錫銀交界處可發現零
星孔洞。
(a)
(b)
(c)
(d)
圖 4-11 (a) 未經處理之b1 SEM；(b) 未經處理之b2 SEM；(c) 未經處理之b3 SEM；(d) 未經處理之b4 SEM；在介金屬化合物與錫銀交界處可發現零星孔洞。
圖 4-12 Schematic structure for the solder bump
(a)
(b)
圖 4-13通電時間 117.26 hr，電阻上升 101.3% 之電阻曲線圖。
(a) Bump 2 無明顯變化，(b)Bump3 電阻隨通電時間上升。
參考文獻
1. Intel Technology Journal, Vol. 9, Issue 4 (2005).
2. R.J. Wassink, Soldering in Electronics, Electrochemical Pub. Ltd., p.99, (1984).
3. V. B. Fiks, Soviet Physics – Solid State, Vol. 1, pp. 14-28, 1959.
4. J. R. Black, IEEE Trans. On Electron Devices, ED-16, No4,p338, 1969.
5. Japanese Ministry of Health and Welfare Waste Regulation on Un-Reusable Pb, June 1998
6. European Union Waste in Electrical and Electronic Equipment (WEEE) Directive, 3rd Draft, May 2000.
7. I. A. Blech, "Electromigration in thin aluminium films on titanium nitride", J.
Appl. Phys. 47 (4) (1976) 1203-1208
8. K. N. Tu, "Electromigration in stressed thin films", Phys. Rev. B 45 (3) (1992) 1409-1413
9. Christian Witt. Electromigration transport mechanisms and back flow in Al interconnects, first year report, Max-Planck-Institute fur Metallforschung Stuttgart, 91 July, 1998
10. K. N. Tu, J. Appl. Phys., Vol. 94, No. 9, P.5456 (2003)
11. H. B. Huntington and A.R. Grone, “Current-Induced Masker Motion in Gold Wires,” J. Phy. & Chem. Solids, 20, 76 (1961).
12. E. C. C. Yeh, W. J. Choi, and K. N. Tu, P. Elenius, and H. Balkan, Appl.
Phys. Lett. 80, 580 (2002).
13. S. H. Chiu, T. L. Shao, and Chih Chen, Infrared microscopy of hot spots induced by Joule heating in Flip-chip SnAg solder joints under accelerated electromigration, APL 88, 022110, 2006.
14. W. J. Choi, E. C. C. Yeh, and K. N. Tu J. Appl. Phys. Vol.94, Issue 9, pp.5665-5671 (2003).
15. J. R. Black, Proc. IEEE 57, 1587 (1969).
16. B. Salam, N. N. Ekere, and D. Rajkumar, Study of the Interface
Microstructure of Sn-Ag-Cu Lead-free Solders and the Effect of Solder Volume on Intermetallic Layer Formation, ECTC 2001.
17. T. L. Shao, Y. H. Chen, S. H. Chiu, and Chih Chen, Electromigration failure mechanisms for SnAg3.5 solder bumpson Ti/Cr-Cu/Cu and Ni.P./Au
metallization pads (2004-4) JAP EM in SnAg
18. [顧旻峰] 顧旻峰碩士論文，國立交通大學材料所 (2008)
19. T. L. Shao, S. W. Liang, T. C. Lin, and Chih Chena, Three-dimensional simulation on current-density distribution in flip-chip solder joints under electric current stressing, JAP 2005.
20. Y. W. Chang, S.W. Liang, and Chih Chen*: Study of void formation due to electromigration in flip-chip solder joints using Kelvin bump probes, Appl.
Phys. Lett.