1.2 全文架構
本篇論文共分為五個章節，以下為各章節內容概述：
【第一章】緒論
說明本論文的研究背景、動機、目的、方法及本文架構。
【第二章】基礎理論及技術背景介紹
簡介本論文所使用之演算法、理論基礎、技術背景及本論文在數位全像顯微 鏡中的應用。
【第三章】系統架構
介紹所提出的菲涅耳轉換電路的設計架構，並提供各電路內部的討論與說 明。
【第四章】實驗數據與效能比較
包含了系統環境的說明、相關實驗數據分析以及軟硬體效能比較。
【第五章】結論
對於所提出之硬體架構以及實驗的結果進行總結。
第二章 基礎理論與技術背景介紹
4
第二章 基礎理論及技術背景介紹
本章節將介紹本論文所使用的基礎理論與技術背景。首先，本章的第一節將 介紹本文所使用的菲涅耳轉換法則(Fresnel Transform)基本運作流程，接著在第二 節中則會討論菲涅耳轉換與相位展開法則在數位全像顯微鏡中的應用，最後，第 三節介紹FPGA技術與SoPC系統整合設計，方便讀者對本論文能有初步的了解與 認識。
2.1 菲涅耳轉換運算流程
在菲涅耳轉換中，以全像片平面的複數振幅資訊為輸入，而取得全像片中物 體的複數振幅資訊之後，首先要先進行數值重建，因此，本節將討論本論文所採 用的 Fresnel Transform 近場繞射公式及其數值重建方法。
菲涅耳轉換式(Fresnel transform)又可稱菲涅耳近似式(Fresnel approximation)，
當觀測平面至孔徑平面間的距離遠大於波長 λ 時，可以由 Huygens-Fresnel
principle[13]的積分式推導出菲涅耳轉換式，然而進行數位計算時，必須將此菲涅 耳轉換式表達成離散形式，如公式(2.1)所示。
∑ ∑ [ ] ( ) (2.1) 假設影像之長與寬皆為 N，先令 為某一數位全像片之影像資訊，其中
第二章 基礎理論與技術背景介紹
第二章 基礎理論與技術背景介紹
6
為了後續進行相位展開法則運算，必須將 虛部除以實部獲得之γ 進行反正 切函數(arctangent)運算來取得相角(phase) ，如公式(2.10)，
(2.10) 在本文中反正切函數運算使用 arctangent approximation 公式來求得近似解，如公
式(2.11)，關於詳細的公式說明請參閱文獻[14]，
， (2.11) 另外，由於所求出的 γ 不一定符合公式(2.11)的條件 ，為解決此問
題，本論文在進行反正切運算時，會將公式(2.11)、公式(2.12)及公式(2.13)搭配使 用，其使用方法將在第三章詳細說明。
， (2.12) ， (2.13)
總結以上的討論，本文所採用的菲涅耳轉換公式以及由轉換公式解求出相角，
其運算流程以可歸納為以下步驟：
步驟零：給予輸入數位全像圖數值函數 ， 且 。 步驟一：利用公式(2.5)，計算函數 。
步驟二：利用公式(2.6)，使用二維度傅立葉轉換計算 ，二維度傅立葉轉換運算
步驟如下：
步驟二之一：對於函數 中每一列 x 執行快速傅立葉轉換或離散傅立葉轉換，
，可得一運算結果陣列 ，離散傅立葉轉換如公式(2.14)，。
第二章 基礎理論與技術背景介紹
7
∑ ( ) (2.14) 步驟二之二：將陣列 去取代函數 中的第 x 個列向量。
步驟二之三：當 中每一個列向量都被取代之後，對於函數 中的每一行向量
y 執行步驟二之一到步驟二之二的動作。
步驟三：利用公式(2.9)，將二維度傅立葉轉換計算出的 ，求出函數 。 步驟四：使用公式(2.11)、(2.12)以及(2.13)，對函數 作反正切函數運算，以求 出相角 。
第二章 基礎理論與技術背景介紹
8
2.2 討論菲涅耳轉換及相位展開於數位全像顯微鏡之應用
全像術主要分為紀錄、重建兩個步驟。傳統全像片通常須由底片拍攝而成，
然而，早在40年前，Goodman、Laurence[15]就提出利用電腦紀錄及重建全像圖的 想法，但當時受限於科技技術，電腦欠缺大量運算數值影像的能力，因此無法充 分的表現還原結果，而現今由於電腦科技日趨成熟，可使用高效率且快速的電子 式CCD/CMOS影像感測器取代傳統光學全像之記錄介質，並以數值計算方式重建 出原來物體的完整波前(振幅與相位)。
若以肉眼觀察，全像片只是一張灰白條紋相間的圖片，這些條紋形狀與原物 影像沒有任何幾何上的相似性，因此需要透過重建將影像還原出來，數位全像片 其數值重建方法已有許多演算方式被提出，本論文即透過菲涅耳轉換取得相角值，
後續可再搭配相位展開法則來重建連續相位圖。
第二章 基礎理論與技術背景介紹
9
圖2.1 本論文重建全像圖流程
圖2.1為本論文重建全像圖流程，取得全像片平面的複數振幅資訊 之後，
將之作為原始資料輸入至本章第一節所描述的菲涅耳轉換電路，藉由計算Fresnel transform公式獲得物體的複數振幅資訊 ，並利用反正切函數取得相位值 ，
此時的相位值 數值會被壓縮在 ]之間，造成相位圖中產生不連續點
(discontinuity)，使整張相位圖呈現非線性的分布，因此可再利用相位展開法則，
將不連續點消除以重建出真實的相位。
第二章 基礎理論與技術背景介紹
10
2.3 FPGA 系統設計
近年來，積體電路(Integrated Circuit, IC)產品的發展愈來愈快，然而卻造成其 生命週期日益下降，所要求的功能複雜度也提高許多，為了滿足這些應用本身的 挑戰，特別是隨著設計專案規模越來越大時，設計師們需要一個易於使用、靈活 的設計環境來探索不同的設計實現，以達到其成本、功率消耗和性能指標，因此 FPGA越來越常出現在對成本敏感、功耗敏感的大量應用。
使用硬體描述語言(Hardware Description Language, HDL)搭配可重複程式設 計的現場可程式化邏輯閘陣(Field Programmable Gate Array, FPGA) 晶片設計數 位電路，可縮短研發時間且更有彈性，經過簡單的合成繞線佈局，可快速重覆地 燒錄至FPGA上進行測試，是現代IC設計的技術主流。目前FPGA系統的開發，允 許軟體與硬體共同設計，來達成系統化的IC設計，具有開發時間短及系統可修改 的優點。
Altera公司根據不同使用者的需求，提供許多不同系列的FPGA開發板，本論 文是使用NIOS development kit中的Stratix III EP3SL150系統開發板來實現菲涅耳 轉換法則電路。
第二章 基礎理論與技術背景介紹
11
圖2.2 SOPC系統架構圖
圖2.2為一個基於NIOS系列嵌入式處理器的SoPC系統架構圖，在NIOS系統中 提供了一套專門給NIOS處理器使用的匯流排(Avalon bus)，其交換架構是一種定 制的內部互聯，它由SOPC Builder設計工具自動生成，將系統中所有的主設備和 從設備端口連接在一起。開發人員設計出的硬體電路被視為一個客製化邏輯電路
(custom logic circuit)，透過此匯流排上的各個訊號線，將電路掛在Avalon bus上與 整個系統溝通。除此之外，Stratix III開發板上也提供DDRII SDRAM、flash memory、
Ethernet controller與I/O 裝置等，供開發人員使用。
NIOS系統擁有下列優點：
1. Altera公司所提供的NIOSⅡ IDE是一個視窗介面的開發工具，設計者可於其 上編輯程式碼，更可編譯及除錯及觀察程式執行結果。此程式除了包含所有 C 語言的函式庫之外，還有HAL(Hardware Abstraction Layer)函式庫。其中 HAL 函 式 庫 提 供 設 計 者 一 個 呼 叫 系 統 相 關 裝 置 API(Application Program
第二章 基礎理論與技術背景介紹
12
Interface)，如圖2.3所示，設計者可用C 語言撰寫基本程式並透過HAL API 呼叫來讓特定的裝置運作。
圖2.3 軟硬體共同設計圖
2. 提供了Compact Flash卡(以下簡稱CF卡)存取功能，讓設計者可以將資料置於 CF卡中，並透過HAL API讓設計者進行讀與寫的動作。
3. 提供DMA(Direct Memory Access)機制讓設計者可加速資料在記憶體與系統 周邊元件的傳輸速度且不佔用CPU資源。
4. LwIP提供基本的網路功能，除了符合嵌入式系統最基本的簡單、快速、不佔 據過多系統資源之外，也讓設計者更容易修改或增刪想要的功能。
設計者可依自己的需求增加或刪除想要的電路功能，而增刪裝置也非常簡便，
重新建置系統並編譯成硬體檔之後燒至板子即可。
第三章 系統架構
13
第三章 系統架構
本章將詳細介紹本論文所提出的菲涅耳轉換法則硬體架構。在本論文中提出
Architecture I 和 Architecture II 兩種架構，由於此兩種架構共享相同的基本電路，
前轉換單元（Pre-transform unit）、快速傅立葉轉換單元（FFT Unit）以及後轉換 單元（Post-transform unit），因此擬將此基本電路在第一節討論。另外，本論文所 提出的Architecture I 及 Architecture II 之最大不同點在於前轉換單元、快速傅立 葉轉換單元以及後轉換單元之間的排程，在 Architecture I 中三大運算單元之計算 排程並未重覆，而在 Architecture II 中三大運算單元的排程則有重覆以增進
Throughput，因此在第二節中將詳細討論 Architecture I 及 Architecture II 之計算 排程。
3.1 Architecture I 及 Architecture II 之基本架構
在本節中將介紹整體的系統架構，圖 3.1 為菲涅耳轉換法則硬體電路架構圖，
本系統架構主要分成四個部分：前轉換單元（Pre-transform unit）、快速傅立葉轉 換單元（FFT Unit）、後轉換單元（Post-transform unit）以及嵌入式記憶體(on-chip
RAM)。接下來的各小節將會依序對每個單元的硬體架構進行詳細描述。本系統 架構中，on-chip RAM 的用途有三個，第一為儲存各個運算單元的資料輸入來源，
其次為儲存計算過程中的暫時性資料，最後是儲存計算完成的最終結果。
第三章 系統架構
3.1.1 前轉換單元(Pre-transform Unit)
本節將介紹前轉換單元，此單元是以硬體電路實現菲涅耳轉換電路的步驟一。
首先介紹菲涅耳轉換前單元，其硬體架構如圖 3.2 所示，包含位址產生器、控制 器、多工器，兩張指數函數表(Exponential Function table)，以及兩個複數乘法模
第三章 系統架構
15
組(Complex number multiplication)。其中位址產生器輸出的記憶體位址用來讀取
on-chip RAM 的資料以及將運算結果存回其相對應的位置，另外記憶體位址也會
Address for read from On-Chip RAM
Address for write to On-Chip RAM
Exponential
第三章 系統架構
16
的數值只有N種可能，因此可建構一個具有N個entry的指數表，當索引值傳入指數 表後，指數表就可以根據所輸入的數值，將對應的指數函數值輸出。另外，因為 x和y都必須進行查表的動作，因此在電路中直接使用兩張指數函數表。
由於全像片平面的振幅資訊 皆為複數形式，因此在相乘時要做複數乘法，
複數乘法的通解如公式(3.1)，
(3.1)
根據公式(3.1)的解設計出的電路架構如圖3.3，在此電路中需要四個乘法器搭配兩
根據公式(3.1)的解設計出的電路架構如圖3.3，在此電路中需要四個乘法器搭配兩