1.3 全文架構
本論文分為五個章節，以下為各章節內容說明：
【第一章】緒論
說明本論文的研究背景、動機以及目的，幫助讀者理解研究的過程。
【第二章】基礎理論與 FPGA 系統設計探討
介 紹 本 論 文 中 所 採 用 之 演 算 法 (GRNN, General Regression Neural
Network)。
【第三章】系統架構
介紹第二章末所提出的的 FPGA 系統架構之細節，並提供各電路元件 設計細節。
【第四章】實驗數據與效能分析
介紹本論文所採用的 VLSI 晶片驗證平台規格，包含了開發軟體系統環 境的說明、相關實驗結果分析。
【第五章】結論 論文總結。
第二章 基礎理論與文獻探討
6
第二章 基礎理論與文獻探討
2.1 類神經網路介紹
類神經網路的架構(圖 2-1)包含多個節點或神經元的多層次架構。神經 元是類神經網路的基本處理單元，也是組成隱藏層的主要元素。由隱藏層 中的每個處理單元，連結輸入資料與輸出資料，而同一個處理單元可對應 多個輸入與輸出資料，同一層隱藏層間的處理單元不互相連結。類神經網 路的架構(圖 2-1)，包含輸入層，隱藏層，輸出層。
每一層含有多個處理單元，相連層的處理單元之間會有連結。輸入層 的處理單元負責接收輸入數據。隱藏層的處理單元負責計算，隱藏層介於 輸入層與輸出層之間，隱藏層的層數會依類神經網路不同而有所不同。輸 出層的運算單元負責輸出評估結果，可能具有多個評估項目，亦有可能僅 評估一個項目，影響到輸出的數量。
圖 2-1 類神經網路架構圖
第二章 基礎理論與文獻探討
7
2.2 GRNN(General Regression Neural Network)介紹
一般來說，類神經網路(Neural Network)是機器學習的一種機制，機器 學習有兩類，監督式學習(Supervised Learning)和非監督式(Unsupervised
Learning)學習型的類神經網路。
非監督式學習型類神經網路不需要預先給予範例、訓練資料(Training
Data)作為參考，會直接根據要判斷的特徵目標，統整並且分類評估出適合 的結果，需要一段時間來統計整合，才會得到準確的結果，不適合即時的 計算判斷應用。
監督式學習型類神經網路則需要先給予 Training Data，使得整個網路先 有一個參考的目標，並不需要經過一段不穩定的訓練時期，由外部已知的 經驗直接給予判斷的準則，只要參考之 Training Data 是合理、準確的，輸 入後計算即可獲得準確的結果，這樣就可以用於即時計算判斷應用上。
本論文所提出之設計架構中，使用了廣義迴歸類神經網路(General
Regression Neural Network, GRNN)，GRNN 是監督式學習型類神經網路，
因為異質家庭網路中要配合 QoS 須能即時反應出正確的分配結果，所以必 須先給予一些 Training Data 來作為參考，直接能得出合理的估計結果，而 不是使用者需要先使用一段時間才會令系統穩定，當然在使用的過程中，
也會因為回饋的資訊令 GRNN 的判斷更加的準確。
第二章 基礎理論與文獻探討
8
2.3 GRNN 演算法則
當 GRNN [5]應用於 QoS 管理時，x 代表頻寬，𝑥𝑗是第𝑗個 Link 的頻寬，
(𝐱1, 𝐲1)…….(𝐱𝑝, 𝐲𝑝)會使用來做為訓練資料，𝑦∗代表評估值(使用者可能會回 饋的滿意度，這個滿意度是根據之前的 Training Data 和輸入的 Input 對照最 接近的分數)
圖 2-2 GRNN 的輸入和輸出
第二章 基礎理論與文獻探討
第二章 基礎理論與文獻探討
10
圖 2-3 GRNN 一般情況架構圖
GRNN 架構主要分成三層，輸入層、隱藏層以及輸出層，隱藏層是 Pattern Layer 和 Summation Layer。
Pattern Layer 所含的資訊就是我們的既定印象和經驗。Input Layer 的內 容就是目前發生的事情，我們希望將 Input Layer 的內容與 Pattern Layer 所 含的資訊來分析差異，做為輸出的參考，過程以𝑊(𝐱, 𝐱𝑖)的公式來執行，其 中𝜎是敏感度，這部份可以計算出 Weight 值，這個值代表人對這些事件會 帶有一些主觀的感受。
最後再與所有發生過的狀況的結果對照，我們就可以判斷 Input 這件事 可能會有什麼結果。
第二章 基礎理論與文獻探討
11
上述的 GRNN 架構圖是最一般的情況，呈現出輸入和輸出每一筆對應 關係，如果把上述的架構圖改成特例的情況如下圖 2-4 所示，GRNN 的 Output 是判斷項目𝑦∗，由於本論文的應用只有評估使用者可能的反應，所 以這邊會將 Output Layer 的數量簡化為一個，如圖 2-4 的架構。
圖 2-4 GRNN-Based Qos management 架構圖
輸入層和模式層都沒有改變，在總和層方面是分成兩部分，一個把模 式層的運算結果給分子另一個把運算結果給分母，在輸出層部分只有一個 系統之輸出。
第二章 基礎理論與文獻探討
12
GRNN 應用於 QoS 的方式為讓輸入𝐱代表一個可能的頻寬分配。若網路 含有𝑛個 Link，則𝐱為一個維度是𝑛的向量。GRNN 的 Pattern Layer 內的訓 練資料[𝐱𝑖, 𝐲𝑖]，𝑖= 1,…,𝑝，代表過去共有𝑝筆的頻寬分配以及使用者的評分，
且𝐱𝑖及𝐲𝑖分別為這𝑝筆中的第𝑖筆分配及評分。根據輸入𝐱以及訓練資料 [𝐱𝑖, 𝐲𝑖]，𝑖= 1,…,𝑝，𝑦∗則為使用者評分的預測值。
第三章 系統架構
13
第三章 系統架構
3.1 GRNN 與 Local Area Network QoS
Local Area Network 區域網路[6]最常見的就是家庭內部的網路，或是公 司的內部網路，經常會透過無線 IP 分享器(Access Point)或是集線器(Hub) 甚至是交換器(Switch)來做為橋接器(Bridge)分享由 ISP 提供的對外網路，
如圖 3-1，根據不同的應用以及每個人的使用權限可能會有許多不同的頻寬
第三章 系統架構
14
率的利用網路資源。
本論文的目標是令區域網路底下的使用者得到滿意的服務品質(Quality
of Service)[7]，並且兼顧消耗最低的網路資源。故根據使用者經驗的回饋做 為 GRNN 類神經網路的 Pattern Layer 輸入，以全搜尋的方式，計算出評估 值來尋找所有可設定的網路頻寬中可能會令使用者感到滿意，但是耗用資 源最少的網路頻寬分配設定。
如同圖 3-2 的示意，一般家庭區域網路中有許多的網路傳輸介面
(Communication Internet)，有不同的頻寬分配，這樣設定可以控制網路使用 的資源並且分配給各種網路傳輸介面，而各種不同的應用裝置會透過不同 的網路傳輸介面來與橋接器進行溝通，所以如何管理這些介面的網路頻寬 分配來達到令使用者感受到的服務品質是滿意的，為本論文研究的目標，
基於 GRNN 類神經網路以及使用者目前使用狀況的回饋評分來計算評估值，
全搜尋過整個可能的網路頻寬分配，最後給予下一次服務的總頻寬分配。
第三章 系統架構
15
圖 3-2 QoS 傳輸介面示意圖
基於 GRNN 類神經網路計算的 LAN QoS 網路頻寬分配，本論文將使 用者回饋的評分設定成如表 3-1 所示，而使用者期望我們的 LAN QoS 的網 路頻寬分配可以帶給他們滿意的感受，為了使下一次服務的總頻寬分配令 使用者感到滿意，所以目前設定之總頻寬所得到的回饋將會決定下一次服 務要設定的總頻寬，如果得到對目前服務的回饋為滿意，表示目前給予的 總頻寬充足有多餘，便可以減少一些給予的總頻寬，但如果是普通，或是 不滿意，代表目前的給予的總頻寬不足以滿足使用者，所以要增加給予的 總頻寬，普通則稍微增加，不滿意則需大幅增加。
第三章 系統架構
第三章 系統架構
17
3.2 QoS 服務流程
QoS 如何分配頻寬[10]給使用者是根據圖 3-3，一開始做初始化，初始 頻寬分配，初始 Profile 就是給予 GRNN 基本的 Training Data，初始化完成 之後，就等待使用者要求新服務，如果有新服務，他就會根據使用者所需 要的頻寬執行服務，接下來會獲得使用者的回饋分數，我們會使用這個新 的回饋更新 Profile 並且使用全搜尋找到新的頻寬分配，再去等待使用者下 一次要求新服務。
圖 3-3 QoS 流程圖
第三章 系統架構
第三章 系統架構
19
為不滿意的預測區間；若滿足−𝑁
2 ≤ 𝑦∗ ≤𝑁
2，則我們分類在集合𝒜代表這個 是服務品質為普通的預測區間，否則分類在集合𝒫代表這個是服務品質為滿 意的預測區間，如此則完成全搜尋。相關法則的完整敘述見圖 3-4。
圖 3-4 全搜尋(Full-search)虛擬碼範例
第三章 系統架構
20
由於集合𝒫為我們所設定的搜尋目標，服務品質滿意的預測區間，集合𝒫 中有既可能令服務品質為滿意，且又消耗最少網路資源的最小頻寬分配 𝐱min，故找出被分類在集合𝒫中的頻寬分配𝐱之總頻寬|𝐱| = 𝑥1+ 𝑥2+. . . +𝑥𝑛 最小者，即是這次全搜尋演算法後，找到 QoS 中的的最小頻寬分配𝐱min。
3.4 整體電路架構 (Architecture)
第三章 系統架構
第三章 系統架構
22
這節要介紹的是 Stage 1 平方距離計算的電路設計，本論文的網路環境 為兩個 Link，以圖 3-6 為基礎構想，由於平方距離計算電路是目前輸入𝐱與
Training Data 相減再平方，最後再加總，所以一套平方距離計算電路需要 一個浮點數加法器跟一個浮點數乘法器，而 Link 的數量是兩個，所以做兩 套平行的平方距離計算電路，最後以一個浮點數加法器將兩個 Link 計算的 結果相加，這樣的好處是，平行化的處理，增加計算的速度，但是缺點是 輸入的 pin 腳多 64 個，還有平方距離計算電路需要多一套。
圖 3-6 Stage 1 計算平方距離電路改良前
根據上述的缺點，我們做了一些改進，改為圖 3-6 的設計，將平方距 離計算電路減少到一套，並且將浮點數加法器，改以浮點數累加器替代，
我們採用的累加器是管線化的累加器，具有可以連續輸入數值並累加的能 力，不需要等前一組相加完成後才輸入下一組，整體的效能會變得比較好，
第三章 系統架構
23
而且可以減少一組平方距離計算電路，還有一個優點是，改進後的電路可 以做多個 Link 應用的計算，具有更好的應用彈性。
圖 3-7 Stage 1 計算平方距離電路改良後
3.6 Stage 2 計算權重值電路
第三章 系統架構
24
這節要介紹的是 Stage 2 權重計算的電路設計，如圖 3-8，將上一個 Stage 1 得到的結果𝐷(𝐱, 𝐱𝑖)，與我們設定的敏感度𝜎2經過除法的計算電路相除之
這節要介紹的是 Stage 2 權重計算的電路設計，如圖 3-8，將上一個 Stage 1 得到的結果𝐷(𝐱, 𝐱𝑖)，與我們設定的敏感度𝜎2經過除法的計算電路相除之