本研究使用2 組移位暫存器(Shift Register)完成移列轉換(ShiftRow)，軟體取 代 硬 體 進 行 金 鑰 擴 展(KeyExpansion) ， 應 用 整 合 位 元 組 替 換 / 混 行 運 算 (SubByte/MixColumn)的查表法，完成一個小面積 32 位元 AES 電路。透過此法在 FPGA 上所完成的實驗數據，其資源消耗為 110 個 Slice、速度可達到 75Mhz(每 秒可處理29 張 640×480 大小的彩色影像)，是在目前文獻中面積最小的設計。
為將所設計的32 位元 AES 核心電路達到實用，本研究提出兩種作法，一為 結合嵌入式系統與IP core，另一為只用 HDL 硬體描述語言來實現。從第四章的 實驗數據來推論(皆操作於 50MHz 下)，倘若以 640×480 大小的彩色影像，則嵌入 式系統每秒約可以處理10 張影像、硬體控制式每秒約可以處理 19 張影像。
而未來工作方面，由於影像的解析度越來越大，容量動輒好幾 KB(Kilo Byte)、甚至 MB(Mega Byte)，對於儲存媒體的容量需求也在增加，故可以使用大 容量的SD 卡，來取代 SPI Flash Memory，增加存放的空間；至於動態影像的加 解密，以本研究電路的最快速度，每秒可以處理 29 張 640×480 的畫面，算是已 達到合格的邊緣，但若隨著解析度的增加，其處理的張數便會下降，在小面積的 限制下也需符合高產率的規格，勢必將會是一大挑戰。
參考文獻
[1] NIST. Announcing the advanced encryption standard (AES), FIPS 197. Technical report, National Institute of Standards and Technology, November 2001.
[2] T. Good and M. Benaissa “Pipelined AES on FPGA with support for feedback modes (in a multi-channel environment),” in the Institution of Engineering and Technology, vol. 1, no. 1, pp. 1–10, April 2007.
[3] A. Hodjat, “Area-Throughput Trade-Offs for Fully Pipelined 30 to 70 Gbits/s AES Processors,” IEEE Trans. Computers, vol. 55, no. 4, pp. 366–372, April 2006.
[4] A. Hodjat and I. Verbauwhede, “Interfacing a high speed crypto accelerator to an embedded cpu,” In Proc. 38th Asilomar Conference on Signals, Systems, and Computers, vol. 1, pp. 488–492, November 2004.
[5] Chi-Wu Huang, Chi-Jeng Chang, Mao-Yuan Lin, and Hung-Yun Tai, “The FPGA Implementation of 128-bits AES Algorithm Based on Four 32-bits Parallel Operation,”
ISDPE 2007, pp. 462–464, November 2007.
[6] Ricardo Chaves, Georgi Kuzmanov, Stamatis Vassiliadis, and Leonel Sousa,
“Reconfigurable Memory Based AES Co-Processor,” International Parallel and Distributed Processing Symposium, April 2006.
[7] Tim Good, “Very Small FPGA Application-Specific Instruction Processor for AES,”
IEEE Trans. Circuits and Systems—I: Regular Papers, vol. 53, no. 7, July 2006.
[8] Pawel Chodowiec and Kris Gaj, “Very Compact FPGA Implementation of the AES Algorithm”, Cryptographic Hardware and Embedded Systems, vol. 2779, pp. 319–333, September 2003.
[9] G. Rouvroy, F.-X. Standaert, J.-J. Quisquater and J.-D. Legat, “Compact and efficient encryption/decryption module for FPGA implementation of the AES Rijndael very well
suited for small embedded applications”, In Proc. IEEE Int. Conf. on Inf. Tech.: Coding and Computing, vol. 2, pp. 583–587, Las Vegas, NV, USA, April. 2004.
[10] Chi-Wu Huang, Chi-Jeng Chang, Mao-Yuan Lin, Hung-Yun Tai, “Compact FPGA Implementation of 32-bits AES Algorithm Using Block RAM,” TECON 2007, pp. 1–4, Oct.30-Nov.2 2007.
[11] X. Zhang and K. K.Parhi “High Speed VLSI Architectures for the AES Algorithm,”
IEEE Trans. VLSI Systems, vol. 12, no. 9, September 2004.
[12] Chih-Peng Fan, Jun-Kui Hwang “Implementations of High Throughput Sequential and Fully Pipelined AES Processors on FPGA,” In Proc. International Symposium on Intelligent Signal Processing and Communication Systems, Nov.28-Dec.1, 2007 Xiamen,
China.
[13] J. Wolkerstorfer, E. Oswald, M, Lamberger, “An ASIC Implementation of the AES SBoxes,” CT-RSA 2002, LNCS 2271, pp-67-78, 2002.
[14] Hannes Brunner, Andreas Curiger, and Max Hofstetter, “”On Computing Multiplicative Inverses in GF (2m),” IEEE Trans. Computers, vol. 42, no. 8, August 1993.
[15] Jyh-Huei Guo and Chin-Liang Wang,” Systolic Array Implementation of Euclids Algorithm for Inversion and Division in GF (2m),” IEEE Trans. Computers, vol. 47, no.
10, October 1998.
[16] William Stallings, Cryptography and Network Security: Principles and Practice.
Prentice Hall, 1999.
自 傳
◎成長過程
作者張國煌，民國73年出生，自幼生長於繁榮的板橋，父母親一起在家經營 小吃店，每天從早忙到晚，卻不曾聽過他們喊累，從父母一點一滴對家庭無私地 付出，盡數看在我的眼裡，讓我學習到：就算環境再怎麼艱辛，也要咬緊牙關撐 下去！
哥哥之前也是就讀資訊、電子方面的科目，在我學習的過程上，教導我很多 此方面的專業知識，姐姐則從事美容方面的工作，分擔家計，我們兄姐弟三人的 感情很好，也因為家人對我的呵護，讓我從小的學習路上可以順利的完成每一階 段的學業。
國中，我對於理工方面的課程一直抱持著濃厚的興趣。高中聯考，在家人的 支持之下，考取了台北市立大安高工選擇資訊科就讀，在老師的細心教導下使我 學到很多，也讓我在高職的學習路上很愉快。在高二上時除了通過『丙級工業電 子』、高二下時也通過『丙級電腦硬體裝修』、三上時通過『丙級電腦軟體應用』，
除了考取這些檢定之外，在三下時，更代表大安高工參加在彰師附工所舉辦的『全 國工科技藝競賽』，榮獲『全國電腦修護工』第六名。藉著在高職三年間的學習，
經過大會考及學校的在學成績初步審核，加上老師的幫忙，讓我能以推薦甄試的 方式進入國立台灣師範大學工業教育學系就讀，也開始了我充實的大學四年生 活。
◎大學生活與實作經驗
剛成為大學的新鮮人時，對於學校內各項事物都感到很好奇，我從眾多的社
團之中，選擇參加陶瓷工藝研究社，在社團的例會時間，讓我瞭解到動手製作的 快樂與人際關係的互動方法，接任了文書股股長，學習到資料的製作及活動的宣 傳，也體會到團隊互助的重要性。大學四年的課業方面，選修了數個人文領域的 外系學分，以充實自己的人文素養；而在本系課程領域內，對於計算機結構、微 處理機、微電腦控制、微算機系統、超大型積體電路設計、電子電路設計等科目 最感興趣。其中，於彭信成教授開設的『電子電路設計』課程中，讓我能利用CMOS IC與TTL IC完成「定時器」、「計頻器」、「溫度顯示器」等應用電路；於張吉 正教授開設的『計算機結構』與『超大型積體電路設計』課程中，由老師的循循 善誘指導之下，完成「8位元CPU」與「16位元的浮點運算器」的設計與整合；
於黃奇武教授開設的『微處理機』與『微算機系統』課程中，讓我學習到「MIPS 32位元CPU」的動作原理與實作經驗，經過這些專業的學習，使我具備紮實的基 礎，奠定了日後在擔任實習老師或進行相關實驗上的順利！
◎一年的實習老師
大學畢業後在台北市立南港高工電子科擔任實習老師，定時的參與各處室的 行政，處理所交待的業務；而剩下的時間分別是進行教學與導師方面的實習，除 了參與「基本電學」、「程式設計」、「基礎電子實習」等科目的課程教學，還 主動關心學生的日常生活以及課堂學習情況，同時也將自己以往的經驗告訴學 生，建立他們正確的態度與觀念。在此階段也不忘鞭策自己，考取『乙級數位電 子』技術士證。
實習結束後，即以推薦甄試的方式進入國立台灣師範大學應用電子科技研究 所就讀，開始了為期兩年的論文研究之路。
學術成就
[1] Kuo-Huang Chang, Yi-Cheng Chen, Chung-Cheng Hsieh, Chi-Wu Huang and Chi-Jeng Chang1, “Embedded a Low Area 32-bit AES for Image Encryption/Decryption Application,” IEEE ISCAS 2009, pp. 1922–1925, May 2009.
[2] Chi-Jeng Chang, Chi-Wu Huang, Kuo-Huang Chang, Yi-Cheng Chen and Chung-Cheng Hsieh1, “High Throughput 32-bit AES Implementation in FPGA,” IEEE APCCAS 2008, pp. 1806–1809, Nov.30-Dec.3 2008.