1.1 起源
近年來，越來越多的積體電路設計者已經注意到非同步電路 (Asynchronous Circuit) 的設計， 因為非同步電路設計相較於同步電路 (Synchronous Circuit) 有許多好處。例如非同步電路在執行時並不是藉由時序信號 (clock single) 的 時脈來達成同步，而是藉由通訊協定來代替時脈的關係，所以它沒有同步電路中 時序偏斜 (clock skew) 的問題。另外，也因為非同步電路缺少時序信號之故，
因此它在執行時可以有較高的效能。相較於同步電路，因電路上需要有時序信號 來 進 行 同 步 的 關 係 ， 所 以 同 步 電 路 的 效 能 會 因 為 電 路 中 存 在 著 關 鍵 路 徑 (critical path) 的關係而使整個電路執行在最差的效能。
除效能外，較小的功率消耗也是另一個非同步電路吸引積體電路設計者的地 降低非同步電路測試複雜度並且維持高錯誤涵蓋率 (fault coverage) 與節省測 試時間的非同步電路測試方法便是我們想要探討的議題。
本篇論文中我們所選擇研究的非同步電路為經常使用於非同步電路設計上 的微管線 (Micropipeline) 架構，藉由增加此架構的可測試性來達到我們所期 望的目的。
1.2 背景
微管線 (Micropipeline) 是一種常使用於非同步電路設計中的一種架構，這 是由 Ivan E. Sutherland 在 1989 年提出 [11]，並在次年獲得 Turing Award 獎項的一項發明，它和傳統管線使用同步電路最大的不同處為微管線是不需要時 序信號的電路，它主要是靠通訊協定即請求 (request) 與認可 (acknowledge) 兩個信號來作為各級 (stage) 之間的溝通。如此一來，因為使用通訊協定代替 時脈的關係，微管線可使運作處於最佳效能的狀況。換言之，相較於傳統使用同 步電路的管線，因為受到關鍵路徑牽制的影響，使其處於最差的狀況下執行。微 管線因此具備較高的效能與低功率消耗的特性。
一個非同步電路版本的 ARM6 微處理器稱作 AMULET1 [1] 已被設計出來，
它是由英國曼徹斯特大學 (University of Manchester) 的 AMULET group 所設 計與開發。AMULET1 它主要是使用微管線架構所建立出來的，它證明了微管線架 構可以使用於商業用途，另外，它也提供了一個很好的工程平台去設計一個複雜 的非同步超大型積體電路。
不過因為微管線具有非同步的特性，因此微管線的測試也是一項挑戰。針對 這部分，加入一些如同步電路常使用的掃描測試電路 (scan test circuit) 似 乎是一個可行的辦法。因為同步電路中加入掃描測試電路是個相當常用而且純熟 的技術，再加上使用如 ATPG (automatic test pattern generator) 的工具將 可有效地增加錯誤涵蓋率。因此如果可以於微管線中加入掃描測試電路的機制，
本論文中我們將提出一種新的掃描暫存器 (scan register)，其有別於以往
的設計架構為測試資料由掃描鏈 (scan chain) 輸入端進入後，測試資料將被分 割並且各別進入各級中執行，運算完成後測試結果將各別儲存於下一級的掃描暫 存器中。相較於以往的架構，測試資料需在掃描鏈走完全程後再執行其運算。其 測試時間將可有效的減少。此新的掃描暫存器架構是本篇的研究重點與方向。
微管線的基礎理論與微管線測試相關研究內容將於第二章介紹，運用於微管 線掃描測試的新掃描暫存器將於第三章說明，實驗結果與分析將於第四章中呈 現，第五章為總結與展望。