第一章 緒論
1.3 論文組織
本論文分為五個章節，第一章為動機背景與論文組織說明；第二 章討論本接收機的架構；第三章針對低雜訊放大器的設計原理作說 明；第四章說明鏡像拒斥濾波器的設計、模擬與實測；第五章為整體 串接後的模擬與實作測試結果，最後作綜合的討論。
第二章
RF 訊號接收端就必須使用鏡像訊號濾波器來抑制；適當選擇中頻頻 率也很重要，中頻的頻率越高，鏡像訊號才能越遠離接收訊號，濾波 器的抑制效果會越好；但值得注意的是，這些放在高頻或中頻處的鏡 像訊號濾波器，都不容易被整合在單一晶片之中，意即若需使用此降 頻架構，則外掛於 IC 之外的鏡像拒斥濾波器仍一定會被使用，因此 如何有效設計鏡像拒斥濾波器仍有其研究價值 [3]。
2.2 雙頻接收機與鏡像拒斥架構
如圖 2.1，本文的雙頻低雜訊放大器與多重帶陷構成的鏡像拒斥 濾波器，共同組成射頻前端，若配合單一本地振盪器與倍頻器，以 RF switch 作為切換功能，即可同時提供雙頻的本地訊號，降頻至中 頻，中頻頻率可依需求決定為單路或多路，圖 2.1 為雙頻低雜訊放大 器作為單一路徑的射頻前端，而使用兩路中頻的情況。本文接收機的 頻率規劃，則可規劃如圖 2.2，利用多重帶陷的設計將鏡像頻率規劃 於帶陷頻率，達到雙頻鏡像拒斥的目的。本文設計此接收架構內的射 頻前端，線路圖如圖 2.3，放大器均採用共源極架構，兩級放大器串 接之後再加入鏡像拒斥帶通濾波器[4]。
圖 2.1 雙頻接收機及鏡像拒斥的射頻前端與降頻架構
圖 2.2 雙頻接收機及鏡像拒斥的頻率規劃
圖 2.3 雙頻低雜訊放大器及鏡像訊號濾波器線路圖 RF Front-end
第三章 第三章
第三章 第三章 雙頻低雜訊放大器 雙頻低雜訊放大器 雙頻低雜訊放大器設計 雙頻低雜訊放大器 設計 設計 設計
除了從接收機系統上設計的考量之外，低雜訊放大器直接置於接 收機的最前端，幾乎是影響接收品質最重要的因素之一，設計低雜訊 放大器最重要的規格為增益(Gain)、雜訊指數(Noise Figure)、功率 損耗(Power Consumption)、穩定度(Stability)、輸出入反射損失 (Output/Input Return Loss)，本文使用 Eudyna 公司的 FHX76LP 來設計雙頻低雜訊放大器，此元件為該公司的低雜訊 HEMT，陶瓷包 裝，為了得到低雜訊而高增益的目的，採用共源極架構，使用建議的 偏壓及消耗電流為 2V、10mA，並由 FHX76LP 在 2V、10mA 下的 S 參數 與雜訊參數進行本雙頻低雜訊放大器的設計。本文使用的板材為 Rogers RO4003，介電係數為 3.38，tanδ為 0.0027，板材厚度為 20mil，銅箔厚度 1/2 oz，表面鍍金 2um。
本文的雙頻低雜訊放大器由兩級放大器組成，輸出及輸入阻抗都 匹配至 50Ω，以輸入匹配網路(IMN ,Input Matching Network)與輸 出匹配網路(OMN , Output Matching Network)來構成阻抗匹配，架 構方塊圖與各介面上的參數如圖 3.1。第一級的設計主要著重於雜訊 指數與增益的最佳化，以 Smith chart 圖解法同時作雙頻段的雜訊指 數與增益的匹配，並且在輸出端匹配時稍作調整，來得到輸入反射損
失的適度改善；第二級放大器則以增益的調整為主，目的是補償高頻 頻段的增益，讓低頻段的增益不至於過高，最終使兩個工作頻段內的 增益大小適當，避免造成在降頻的過程中，混波器及其後級放大器的 線性度的需求差異過大；低雜訊放大器的設計將基於以下敘述的設計 考量，並且兩級放大器以串接(Cascade)方式完成結合[5][6][7]。
Ga Pn,add
22 12 21 11
S S S S
圖 3.1 基本放大器雙埠網路及輸出入匹配網路
3.1 雙頻低雜訊放大器設計
綜合考量以上設計低雜訊放大器的條件，並同時滿足於兩個操作 頻率，為本雙頻低雜訊放大器的設計目標。為了得到較佳的雜訊指 數，必須以輸入匹配為優先考慮，增益的部分採用 Available Gain，
GA，來設計低雜訊放大器，並可以輕易的由 Matlab 或 Excel 推導出 後續所需的其他參數值，Γout、ΓL、Γin，同時預估出匹配網路完成後 的放大器特性，最終在整體的阻抗匹配則由 Smith chart 圖解來完成 設計，將較為直觀。首先在Γs的選擇方面，從 5.8GHz 與 12.2GHz 在 輸入端的等增益圓與等 NF 圓的分布情形，可預估得到 5.8GHz 附近增 益高達 16dB，雜訊指數僅 0.4dB；12.2GHz 附近增益最高僅約 13dB，
雜訊指數則約為 0.65dB；故 5.8GHz 處Γs的選擇並不須強調高增益，
而以低雜訊指數為主；至於 12.2GHz 附近的Γs，則選擇以增益與雜訊 指數平衡即可[8]。
在決定輸入匹配的同時，可以先考慮到後續在輸出入反射損失設 計的困難性，一般而言，若以Γs推導出的Γout來與ΓL直接作共軛匹配，
可能會造成某些頻率的輸入反射損失變得很差，以本雙頻低雜訊放大 器為例，5.8GHz 附近的輸入反射損失將僅有不到-2dB，這樣的反射 損失在 RF 前端設計是無法接受的，但若選擇將 5.8GHz 處的ΓL作部份 的 mismatch，可以使得輸入端的阻抗匹配得到適度的改善，改善後 的輸入反射損失將能達到-9dB 左右，雖然尚未達到非常良好的地步，
但由於放大器的輸出與輸入端都會使用電容作為 DC 阻隔的用途，電 容的 S 參數也必須納入模擬時的考慮因素，在此使用 ATC 公司 600 Series 的電容，電容值為 1.5pF，納入模擬，最後若再配合後級放大
器與鏡像拒斥濾波器的串接，預期將可以使整體的反射損失得到進一
2.1 倍，在 Smith chart 上進行匹配的圖解如圖 3.3 與 3.5，最終在 兩個工作頻率上可同時匹配至 50Ω。
圖 3.2 輸入阻抗匹配 (a)5.8GHz (b)12.2GHz (c)微帶線實際長寬
圖 3.3 輸入阻抗匹配網路 Smith chart (a)5.8GHz (b)12.2GHz
(a) (b)
圖 3.4 輸出阻抗匹配 (a)5.8GHz (b)12.2GHz (c)微帶線實際長寬
圖 3.5 輸出阻抗匹配網路 Smith chart (a)5.8GHz (b)12.2GHz
(a) (b)
3.2 雙頻 RF choke 模擬與直流電源饋入
扇形串接，來完成雙頻的高頻阻隔[12][13]；最後，由於阻隔 5.8GHz 訊號的扇形面積相當大，為了縮小面積，所以改用電容接地來等效，Frequency 5.8GHz5.8GHz5.8GHz5.8GHz 12.2GHz12.2GHz12.2GHz12.2GHz 5.8GHz5.8GHz5.8GHz5.8GHz 12.2GHz12.2GHz12.2GHz12.2GHz S21
S21S21
S21 -0.66 -1.35 -0.49 -0.66
S31S31S31 S31 S32 S32S32 S32 S11 S11S11
S11 -16.3 -13 -19.6 -33.9
3.6 雙扇形 RF choke 模擬電路與實體圖
3.7 單扇形加電容 RF choke 模擬電路與實體圖
Port1 Port1
Port2 Port2
Port3 Port3
Port1 Port2
Port3
Port3
Port1 Port2
圖 3.8 雙扇形 RF choke 模擬與實測
圖 3.9 單扇形加電容 RF choke 模擬與實測
3.3 雙頻低雜訊放大器模擬與實測
圖 3.10 為雙頻低雜訊放大器的模擬線路圖，其中低雜訊放大器 電晶體與 DC 阻隔電容的 S 參數都匯入軟體，與匹配網路及 RF choke 共同模擬；圖 3.11 到圖 3.17 分別為雙頻低雜訊放大器實體圖、雜訊 指數、S 參數、穩定性的模擬結果與實測圖，圖 3.18 與圖 3.19 為 Output P1dB 與 OIP3 的實測圖，表 3.2 則為雙頻低雜訊放大器的模 擬與實測數據比較表。
S21
S31
S21
S31
電容 S2P imported
電容 S2P imported LNA transistor
S2P imported
圖 3.11 雙頻低雜訊放大器實體圖
圖 3.12 雙頻低雜訊放大器 NF 模擬與實測
圖 3.13 雙頻低雜訊放大器 S21 模擬與實測
圖 3.14 雙頻低雜訊放大器 S11 模擬與實測
圖 3.15 雙頻低雜訊放大器 S22 模擬與實測
圖 3.16 雙頻低雜訊放大器 S12 模擬與實測
圖 3.17 雙頻低雜訊放大器穩定性模擬
圖 3.18 雙頻低雜訊放大器 Output P1dB 實測 (a)5.8GHz (b)12.2GHz
圖 3.19 雙頻低雜訊放大器 OIP3 實測 (a)5.8GHz (b)12.2GHz
(a) (b)
(a) (b)
Power Gain Power Gain
-8.83dBm
-7dBm
55dBc
47dBc
表 3.2 雙頻低雜訊放大器模擬與實測數值列表
5.8GHz 12.2GHz 5.8GHz 12.2GHz 14.09 12.78 14.1 12.53
-10.9 -15.8 -15.01 -16.69 -4.62 -14.79 -3.49 -14.68 -21.98 -19.25 -24.62 -21.13 0.46 0.65 0.95 1.148
X X 7.23 7.22
X X 16.5 18.67
Operating Frequency
Simulation Measured unit
Output P1dB
NF
0 的因素。在作改善穩定性的設計時，除了 Rollett＇s stability factor，K 值以外，也可以同時引進μ值來描述穩定度，越大的μ值 足以代表越高的穩定度，其中，K 值與μ值和 S 參數的關係如下，
圖 3.20 放大器輸出端並聯電阻穩定化與四分之波長傳輸線
在使用完全相同的雙頻匹配網路的情況下，將低雜訊放大器輸出端並 聯電阻與傳輸線，經模擬後得到並聯電阻為 30Ω，傳輸線線寬為 1.17mm，長度為 2.2mm，可以得到全頻率穩定化的效果，穩定度的表 現如圖 3.21，放大器特性則如表 3.3，由圖表得知，穩定化之後不論 是 K 值或μ值均能夠全頻率大於 1，代表放大器能夠全頻率無條件穩 定；並且，因為加入四分之波長的傳輸線的關係，使得在高頻的操作 頻率內，受到穩定化並聯電阻的影響相對有限，尤其是在 12.2GHz 附 近，雜訊指數幾乎不受影響，增益降低的程度也比 5.8GHz 還要低，
使得兩操作頻率的增益更接近，整體而言，穩定性改善的同時，仍然 可以符合本雙頻低雜訊放大器的設計條件。
圖 3.21 穩定化雙頻低雜訊放大器的穩定性模擬
表 3.3 穩定化雙頻低雜訊放大器的模擬數值比較表
5.8GHz 12.2GHz 5.8GHz 12.2GHz 14.09 12.78 12.68 12.27 -10.9 -15.8 -4.98 -9.75 -4.62 -14.79 -7.7 -15.6 -21.98 -19.25 -24.9 -20.7
0.46 0.65 0.64 0.7
NF S12
Operating Frequency S21
S11 S22
Simulation
Before stablization After stablization unit
dB
第四章 第四章 第四章
第四章 鏡像拒斥 鏡像拒斥 鏡像拒斥 鏡像拒斥帶通濾波器 帶通濾波器 帶通濾波器 帶通濾波器
4.1 寬頻帶通濾波器與鏡像拒斥功能
一般而言，使用於雙頻系統的濾波器，可以經由兩個單頻的濾波 器適當結合來完成，但勢必會產生面積加大的缺點，近年來使用步階 阻抗諧振器(SIR，Stepped Impedance Resonator)來實現的雙頻濾波 器有越來越多的趨勢，相對於均勻阻抗諧振器(UIR)的設計，可控制 的變因更多，濾波器設計的可塑性提高，並且具有面積較小的優勢。
其中，自從 2002 年 FCC(Federal Communications Commission) 開放使用 3.1GHz 到 10.6GHz 的頻譜，UWB(Ultra Wide Band)技術受 到廣泛的討論與研究後，也有相當多的超寬頻帶通濾波器的設計被提 出來；MMR(Multiple-Mode Resonator)架構的濾波器即是一種基於 SIR 的應用之一，一般經由微帶線段形成的諧振電路，僅具有相對窄 頻(﹤20﹪)的頻寬，MMR 架構的使用可產生多重的傳輸極點，最高可 使 fractional BW 提升到 70﹪以上，由於本文的雙頻低雜訊放大器 設計的頻率範圍分別包含 5.8GHz 到 12.2GHz 兩個頻段，中心頻率約 為 9GHz，fractional Bandwidth 為 71%，利用 MMR 不但可以隨著任 何設計的頻帶需求，輕易的延展出一個具有寬頻通帶的帶通濾波器，
同時還能設計出多重帶陷，可以很有效的抑制雙頻應用的鏡像訊號；
再則，MMR 寬頻濾波器的插入損失比起一般均勻平行耦合式的帶通濾 波器要低得多，更適合與低雜訊放大器作串接使用。
在電路實現方面，SIR 架構使用微帶線來實現電路，優點在於成 本低廉、容易設計、可以應用於印刷電路技術。由一般均勻平行耦合 線設計的濾波器，面積隨著頻率高低和諧振波長的變化很大，並且濾 波器階數高低也直接影響到整體面積大小，這對於硬體設計時的面積 控制，將造成許多難以控制的變因。今若能夠使用一個 MMR 寬頻帶通 濾波器，通帶範圍包含住整個低雜訊放大器的頻率需求，尺寸大小將
在電路實現方面，SIR 架構使用微帶線來實現電路，優點在於成 本低廉、容易設計、可以應用於印刷電路技術。由一般均勻平行耦合 線設計的濾波器，面積隨著頻率高低和諧振波長的變化很大，並且濾 波器階數高低也直接影響到整體面積大小，這對於硬體設計時的面積 控制，將造成許多難以控制的變因。今若能夠使用一個 MMR 寬頻帶通 濾波器，通帶範圍包含住整個低雜訊放大器的頻率需求，尺寸大小將