第四章 電荷感測電路
4.1 電荷感測之運算放大器
電荷感測器的整體架構如圖 4-1。
圖 4-1 電荷感測器的整體架構
其中±VS為測試電壓信號，一般而言測試電壓信號為方波或正弦波，但在模 擬時為了方便起見將測試信號設為固定的直流電壓。感測電容 CS1,2隨時間改變，
CS1變大時 CS2減小，反之亦然；兩電容大小改變時會產生一正比於兩電容不匹配 的電荷，由反向輸入端通過電容 CI形成類似積分器的效果；電阻 RI形成負回授，
用來設定非反向輸入端節點的偏壓；由於考量到輸出信號不夠大，因此在第一個
輸出端之後再加上一個放大級電路。
CP為寄生電容，由於寄生電容的存在，使得運算放大器的輸入偏移電壓會對 輸出信號造成誤差，因此在選擇運算放大器時必須要選擇輸入偏移電壓小的運算 放大器。
在運算放大器中偏移電壓可以分成兩種：1.隨機偏移電壓(random offset)，
2.系統偏移電壓(systematic offset)。
隨機偏移電壓是由於製程的缺陷造成，使得原本需要完全一致的電晶體產生 不匹配，造成偏壓電流、轉導、起點電壓(threshold voltage)、通道長度調變 係數(channel length modulation)等參數間的差異。系統偏移電壓則是由於電 路設計的不周延所產生。
4.1.1 隨機偏移電壓與電晶體不匹配
在此先就隨機偏移電壓來討論。對於隨機偏移電壓來說，雖然無法確實避免 製程的缺陷，但是可以藉由設計時調大差動輸入對的電晶體和負載電晶體的長 度、寬度來縮減隨機偏移電壓(註[11])。
圖 4-2 NMOS 差動輸入
就一個 NMOS 的差動輸入對如圖 4-2，若兩個電晶體 M1、M2存在不匹配，流過 兩電晶體的偏壓電流分別為 ID1、ID2
2
把(4.5)帶回(4.4)的最後一項可得到隨機偏移電壓 VOS,random
2 1 1
圖 4-3 PMOS 差動輸入
時要優先考慮這一點。在此我們所選擇的運算放大器如圖 4-4 所示(註[12])。
的汲極電壓 VD5、VD6保持相同，因此可確保差動輸入級的負載電晶體 M4、M5 的汲 級電壓一致，抑制系統偏移電壓。複製增益級的全差動放大電路其負載電晶體的 閘級和汲極短路，形成二極體連接(diode-connected)形式，這使得該級輸出電 阻小造成增益不足，但靠著差動輸出稍稍彌補其增益的不足。
全差動放大電路的差動輸出用來驅動輸出級，輸出級是由 M15、M16、M17 和 M18 四顆電晶體構成；改善輸出功率、提高開迴路增益以及驅動能力都是使用輸 出級的原因。
最後說明偏壓電路。偏壓電路中設定一電流源，經由 M10 利用電流鏡 (current mirror)的方式依長寬比比值分別映射到 M7、M8 和 M9 三顆電晶體以提 供運算放大器內各級電路運作。CC為用來改善頻率響應增進相位邊限(phase margin)的米勒電容(Miller capacitor)，RC則用來調整頻率響應的右半平面零 點，使右半平面零點移到左半平面與非主極點(nondominant pole)相消增進系統 穩定性。