非同步電路 Handshake Protocol 介紹

非同步電路的 Handshake Protocol 可以依照資料編碼方式分為 Bundled data 跟 dual-rail Handshake protocol，根據交握的方式也可以分成 2-phase 跟 4-phase，

接下來會介紹幾種方式。[13]

3.2.1 Bundled data 探討

非同步電路由於沒有 global clock，所以需要自行產生訊號來取代原本 clock 的作用，Bundled data protocol 就是其中一種方式。Bundled data protocol 是把資料 訊 號 用 0 跟 1 做 區 別 ， 並 且 把 資 料 訊 號 分 成 兩 類 ： 要 求 (request) 跟 回 應

(acknowledge)，各以一條訊號線(wire)表示，如圖 6，又以交握方式可以分為 2-phase Bundled data 跟 4-phase Bundled data。

圖 6 bundled data 示意圖 圖 7 4- phase Bundled data protocol

圖 8 2phase bundled-data protocol

15

4-phase Bundled data 的執行流程如圖 7：

 發送者送出資料，並把 request 拉到高電位。

 接收者收到資料，並且 acknowledge 拉到高電位。

 發送者收到 acknowledge 後把 request 降為低電位。

 接收者收到 request 降為低電位時，把 acknowledge 降為低電位。 接著發送 者可以準備進行下一個 cycle。

4-phase bundled data protocol 是 設 計 者 最 容 易 熟 悉 的 協 定 ， 但 是 缺 點 在 於 return-to-zero 這個特性，導致浪費多餘的時間跟能源。2-phase bundled data protocol 則避免了這個問題，如圖 8。2-phase 執行過程中 0→1 跟 1→0 執行的步驟一樣。

所以不會有 return-to-zero 造成的浪費，理論上 2-phase 是比 4-phase 快速。但在實 作中，2- phase 的事件的反應處理設計，卻是相對複雜很多。

3.2.2 Dual-rail Handshake protocol

Dual-rail protocol 的做法 bundled data 不同在於把 data 跟 request 包在一起，

如果資料量為 n bit，則在 dual-rail 下所需要的 wire 數則為 2n。要傳遞的資料為 d，

在 dual-rail 下則會為 d.t，d.f，搭配 4-phase 會有 return-to-zero 的特性，(d.t，d.f) 的 FSM，便可以順利傳遞資料，如圖 9。

圖 9 the 4-phase dual-rail protocol.

4-phase dual-rail handshakeprotocol 執行流程如下：

 發送者送出有效資料

 接收者收到有效資料，並且把 Ack 拉到高電位

 發送者收到 Ack 後，送出空資料

 接收者收到空資料後，並且把 Ack 降為低電位

以上為 1 bit 的傳遞流程，資料量為 N (N>1)時，Ack 的高低電位轉換則需要 等到所有資料都正確送達後，方可變換，如圖 10。

圖 10 多資料的 dual-rail 傳遞流程

17

3.2.3 Pulse Mode

Pulse mode 是一種介於 2-phase 跟 4-phase 的 handshake style。執行流程如圖 11 所示，以 req 和 ack 訊號的脈衝來表示事件的開始跟結束，具備了 2-phase 的 no return-to-zero 特性，跟 4-phase 的 level-based 特性。不過在設計上面必頇有額 外的時間控制脈衝的長短。

圖 11 Pulse Mode 執行流程 3.2.4 Protocol 比較

以上所介紹的三種 handshake protocol。在設計應用上各有其優缺點。並沒有 明顯的優劣區分。就設計者的角度而言，single-rail 和 4-phase 會較為容易熟悉。

速度上面 dual-rail 各個元件的完成時間不像 single-rail 為估計值所以在速度上有著 較佳的表現。但如果以面積為考量下，dual-rail 在設計上會付出相當龐大的代價。

有鑑於此，本研究採用介於兩者間的 pulse mode 來作為 handshake protocol 的實現，

有著 4-phase 較易於設計的特性和較低的額外電路成本。自行設計控制時間元件

避免 4-phase 固定的 return-to-zero 時間成本。