ADSP-BF609 開發模擬板介紹

ADSP-BF609 為英特爾及亞德諾共同開發，主要針對於影音多媒體開發與設 計用，而 ADSP-BF609 主要為雙核心(dual core)架構，在嵌入式多媒體處理器 (embedded media processor: EMP)的支援下，包含了 DSP 與 MCU 兩大功能，並 給予使用者完善的記憶體管理功用，如此可以讓使用者可以自行開發設計。如圖 5.2 為 ADSP-BF609 硬體架構圖[14]，主要包含了 Blackfin BF609 晶片、靜態隨 機存取記憶體(static random access memory: SRAM)、雙倍資料率同步動態隨機存 取 記 憶 體 (double data rate synchronous dynamic random access memory:

DDR-RAM) 、 非 同 步 串 列 介 面 (universal asynchronous receiver transmitters:

UARTs)、串流埠(serials ports: SPORTs)、雙線介面(two 2-wire interface: TWI)、

USB2.0 等等。

圖 5.2、ADSP-BF609 硬體架構圖[14]

70

5.1.1 ADSP-BF609 晶片介紹

ADSP-BF609 為雙核心高效能 Blackfin 處理器，晶片最高時脈速度可達到 500MHz，如圖 5.3[14]所示，其中包含資料運算單元、控制單元以及位址運算單 元組成。資料運算單元包含了 2 個 40 位元的算術邏輯單元(Arithmetic Logic Unit:

ALU)、2 個 16 位元的乘法器、2 個 40 位元累加器(A0、A1)以及 1 個 40 位元的 位移器；控制單元則負責提取指令、指令解碼、指令排序以及記憶體的緩衝器；

位址運算單元包含了 5 個 32 位元的位址暫存器(P0~P5)、4 個長度暫存器(L0~L3)、

推疊指標(stack pointer: SP)、畫面指標(frame point: FP)暫存器。

圖 5.3、Blackfin 處理器核心結構示意圖[14]

71

5.1.2 ADSP-BF609 記憶體架構

ADSP-BF609 採用多層式記憶體結構(hierarchical memory structure)，而記憶 體則分為內部快取記憶體 Level 1(L1)和 Level 2(L2)，外部記憶體 Level 3(L3)，

如圖 5.4[14]所示。每個核心都有專屬的 L1 cache，總共有 148 Kbyte 大小，因緊 鄰 ALU 所以速度最快，通常以核心時脈速度運作；L2 比起 L1 距離 ALU 較遠，

時脈速度則約為 250MHz，其中記憶體大小為 256 Kbyte 的 SRAM，內有可以配 置為核心或直接存取記憶體存取(direct memory access: DMA)子系統專用記憶體，

此外 L2 還有 32 Kbyte 的唯讀記憶體(Read-Only Memory:ROM)可以儲存程式碼；

L3 為 DDR-RAM，離 ALU 最遠、速度最慢為 125MHz，記憶體空間為 128 Mbyte。

而在 L1、L2、L3 與各周邊接連接 DMA 控制器，可以不須透過處理器的參與，

直接執行記憶體的存取，可以大幅改善內部資料的傳輸存取速度。

72

圖 5.4、ADSP-BF609 記憶體位址分佈圖[14]

73

5.1.3 UART 通訊協定

通 用 非 同 步 收 發 傳 輸 器 (universal asynchronous receiver/transmitter:

UART)[15]主要將資料經由串列資料通訊介面(EIA-RS-232: RS232)，連接至 PC，

透過從 PC 輸入指令到 ADSP-BF609 開發模擬板中，亦或者從開發板中接收回傳 的資訊，藉由串列通訊(serial communication)與平行通訊(parallel communication) 間做傳輸的轉換工作，單次傳送資料雖較少，但硬體成本較低，適用在機器時脈 不同也能進行傳輸。圖 5.5 為 UART 在傳輸前，傳送與接收端必須設定的參數，

如鮑率(baud rate)；圖 5.6 為 UART 封包格式，初始為高電位，收到低電位為封 包起頭為 start bit，而後的 8 bit 為 data bit，同位位元(parity bit: PB)可有可無，但 須在事前先設置，最後並給予一個高電位 stop bit 為封包結束。圖 5.7 為 UART 傳輸示意圖，在與周邊設備做傳輸是以串列傳輸為主，而在 UART 晶片內有暫 存器，可將接收到的資料儲存於暫存器中，並以平行輸出至處理器

圖 5.5、PC 端設置參數示意圖

74

圖 5.6、UART 封包格式

圖 5.7、UART 傳輸示意圖

75

5.1.4 HDMI 通訊協定

隨 著 數 位 電 視 的 解 析 度 越 做 越 高 ， 高 畫 質 多 媒 體 介 面 (high definition multimedia interface: HDMI)[16]成為目前趨勢，HDMI 為全數位化影像和聲音傳 輸介面，可傳送位壓縮的音訊及視訊訊號，同時不需要進行編、解碼的動作，並 保證高質量的訊號。HDMI 1.4 所支援的解析度最高為 4K×2K，色彩深度可達 48 bit，具有三 個 8 bit 的最小化 傳輸差 分訊 號(transition minimized differential Signaling: TMDS)通道，主要用來傳送影像訊號，而傳送的取樣格式有 RGB 4:4:4、

76

(a)

(b)

(c)

圖 5.8、HDMI 訊號傳輸格式(a) RGB 4:4:4 (b) Y𝐶𝐵𝐶𝐹𝐹4:4:4 (c) Y𝐶𝐵𝐶𝐹𝐹4:2:2[16]

77