受共振腔頻率與雜訊源所在位置影響，其影響除了信號品質外，對電磁輻射干 擾的影響也甚鉅，尤其在共振頻率點，輻射效率大幅增加，易造成電磁干擾問 題。
本章節將利用2.5 所提出的等效性電流源法，分別探討切換雜訊對此兩個層次的
影響。
4.2 Chip Level
圖4.2.1(a)為實際的 CMOS inverter 等效電路，包含電源與輸出寄生效應，切 換雜訊主要因為電流充放電過程流經此寄生電感所產生的電感性雜訊電壓，可以 表示為 (4.2.1)
eq n
V nL dI
= dt (4.2.1)
其中Vn 為切換雜訊電壓，n 為主動 driver 數目，Leq為電源系統的寄生電感，I 為 流經每個driver 的電流。
為了分析方便，在此我們忽略了寄生電阻與寄生電容效應，圖4.2.1(b)為簡化後
之等效電路模型，由KVL 及 KCL 分析結點電壓電流關係，我們可以列出相關的
數學式子，再利用牛頓法求解此等效電路。我們分別探討CMOS inverter 各參數
(n, kn, Lvss, tr, Lpin)對切換雜訊的影響，探討中固定其他參數如表 4.1。在此我們假 設每個driver 具有相同的輸出電流與電壓，且忽略 drivers 內部雜訊影響。
表4.1 CMOS 簡化模型之參數設定
VDD kn= kp |Vthn=Vthp| tr= tf Lvdd = Lvss Lpin CL n 3.3 V 4 mA/V2 1 V 500 ps 3 nH 0.1 pH 15 pF 8
NMOS
-Real Model for CMOS Inverter Simplified Model for CMOS Inverter
idp
首先我們探討主動切換driver 數目(圖 4.2.1(c))對切換雜訊(Maximum)的影響，我 們將計算結果與[15]推導的近似公式(4.2.2)比較
由圖4.2.2(b) Negative feedback effect 解釋[16]，即當切換 driver 數目增加時通過
Theorem of Ref. [37]
SPICE numerical model
0 500 1000 1500 2000 2500 3000
tr (ps)
圖4.2.3 (a)、(b)可發現增加 Ground pin 的等效電感或增加 NMOS 之轉導，都會
Chip decoupling capacitance on SSN non Cdp
I/O voltage at active driver Vin
I/O voltage at quiet driver
Vin Vout
(a) (b)
0 10 20 30 40 50 60
Number of quiet derivers 0.1
接著我們探討靜態driver 的影響 [20]，假設 4.2.1 (c)包含 N 個動態電路與 M 個靜態電路其輸入電壓準分別為Low to High level 與保持在 High level。首先我 們固定參數 N = 8 及 M = 8，圖 4.2.5 (a)為動態 driver 上的輸入、輸出電壓及 Ground pin 寄生電感上的切換雜訊電壓，可看出切換雜訊發生在訊號 Pull low 時，此case 理想上靜態 driver 的輸出電壓應為 0V，但從圖 4.2.5(b)可看出受到動 態切換雜訊的影響，靜態輸出電壓會有擾動的情況產生，主要原因是部分動態電 流會流經靜態driver 之 NMOS 向輸出電容充電。我們固定動態 driver 數 (N = 8)，
探討不同靜態 driver 數對最大切換雜訊的影響，圖 4.2.5(c)為模擬結果，可看出 當靜態driver 數目增加時，最大切換雜訊會降低。
4.3 Board Level
4.3.1 結合主動元件之 SI 探討
我們利用 2.5 介紹的等效性電流源法結合主動元件電路的 SPICE model 與 FDTD 全波演算法，為了驗證模擬方法的準確性，我們模擬一微帶線結構。如圖 4.3.1 所示，結構為兩層 PCB 板，大小為 6cm × 6cm × 1mm，介質常數為 4.2。
微帶線長度4cm，前端接主動元件 CMOS inverter 作為訊號源，CMOS inverter 的 電壓電流關係式以Shockley model 表示(4.3.1) [17]，微帶線終端接一 4pF 的電容
GSn thn DSn GSn thn
dn n GSn thn
GSn thn DSn GSn thn
dn n GSn thn DSn DSn
SGp thp SDp SGp thp
dp p SGp thp
SGp thp SDp SGp thp
dp p SGp thp SDp SDp
FDTD
接下來我們加入電源層系統並探討其影響如圖4.3.3 所示 [21]，在此所探討
10 15 20 25 30 35 Time(ns)
-10 -5 0 5 10 15 20 25
Current(mA)
Current source at power and ground planes (INs) without Cdp
with Cdp
10 15 20 25 30 35
Time (ns) 2.7
2.8 2.9 3 3.1 3.2 3.3 3.4 3.5
Voltage(Volt)
DC voltage fluctuation without Cdp with Cdp
(b) (c) 圖4.3.4 去耦合電容對電源系統的影響
(a) 輸入/輸出電壓 (b) 切換電流 (c) DC 電壓準位
我們由電流密度分佈圖來解釋接地彈跳的現象，圖4.3.5 為未加去耦合電容
的結果，圖4.3.5 (a)可知因為 ground plane 為完整平面，所以迴路電流完整地被 束縛在訊號線下方的金屬平面上，但是因為power plane 需提供主動 IC 所需的電 荷，因此整個電流分佈是全平面的(如圖 4.3.5(b)所示)，此結果導致電壓準位擾動 與干擾周圍電路元件。
(a) (b) 圖4.3.5 未加去耦合電容之電流密度分佈圖 (a) Ground plane (b) Power plane
(a) (b)
圖4.3.6 加去耦合電容之電流密度分佈圖 (a) Ground plane (b) Power plane
圖4.3.6 為加去耦合電容的結果，圖 4.3.6 (a)可知因為 ground plane 為完整平面，
所以迴路電流亦完整地被束縛在訊號線下方的金屬平面上，在此因為耦合電容可
提供主動 IC 所需的電荷，因此可有效將電流分佈限制在電容附近(如圖 4.3.6(b)
所示)，抑制接地彈跳雜訊影響。
4.3.2 結合主動元件之 EMI 探討
我們結合等效性電流源法與克希荷夫表面積分公式於 FDTD 中以探討 3 米
遠場電磁輻射現象，探討結構同圖4.3.3 所示，圖 4.3.7 比較不同傳輸線長度的模 擬結果，在此我們不加去耦合電容，其輻射效應主要來自於電源平面共振與傳輸
線本身，由3mm 傳輸線結果可知，其輻射場主要來自於電源平面之平板共振，
在 1.2GHz、2.5GHz、2.8GHz、3.5GHz、3.7GHz 均有明顯的共振頻率點，其相 對應的模態分別為TM10、TM20、TM21、TM22、TM30，比較40mm 長度 case 可
發現除了共振頻率點外，在 1.6GHz 與 3.2GHz 均有明顯的輻射場，主要來自於
傳輸線效應。
0 0.5 1 1.5 2 2.5 3 3.5 4
Frequency(GHz) 0
10 20 30 40 50 60
E_max(dBuV/m)
Compare diifferent trace length
40mm 3mm
Without decoupling capacitor
圖4.3.7 比較不同傳輸線長度之 3m 遠場輻射
接著我們探討耦合電容的寄生電感 ESL 與其擺放位置對遠場電磁輻射的影
響，首先我們固定電容值為 10nF，改變其寄生電感 ESL，圖 4.3.8 為不同 ESL
之模擬結果，由結果可以看出，電容的輻射抑制效果會隨其寄生電感 ESL 增加
而降低，低頻共振頻率點主要因為電容寄生電感與平行板電容的共振而產生。
0 0.5 1 1.5 2 2.5 3 3.5 4 Frequency(GHz)
0 10 20 30 40 50 60
E_max(dBuV/m)
Different ESL without Cdp 0.2 nH
1 nH 3 nH
圖4.3.8 比較不同去耦合電容的寄生電感 ESL 對 3m 遠場輻射影響
另外我們將耦合電容擺放於主動IC 右側 3mm、1cm、3cm 處，探討其對遠場輻
射的抑制效果，在此耦合電容固定為 C = 10nF ; ESL = 0.2nH ; ESR = 1 mΩ，圖 4.3.9 為模擬結果，可以看出當耦合電容遠離主動 IC 時，其抑制接地彈跳雜訊效
果降低，在設計上應盡可能將電容擺放於主動IC 附近。
0 0.5 1 1.5 2 2.5 3 3.5 4
Frequency(GHz) 0
10 20 30 40 50 60
E_max(dBuV/m)
Different placement of Cdp without Cdp 3 mm
1 cm 3 cm
圖4.3.9 比較不同去耦合電容擺放位置對 3m 遠場輻射影響 4.4 結論
本章節一開始先討論各參數對Chip Level 切換雜訊的影響，之後我們利用等
效性電流元法結合 FDTD 討論接地彈跳雜訊在 Board Level 的影響，我們先與 SPICE 軟體比較以驗證方法的正確性，接著從 SI 與 EMI 的角度來探討主動元件 電路之接地彈跳雜訊影響，之中我們也探討了去耦合電容在數位電路中的重要
性。經由結合等效性電流源法及克希荷夫表面積分公式與FDTD，我們可以建立
一套可以分析主動IC 與被動電路的全波演算法，此方法可同時討論電路之 SI 與
EMI 的特性。
第五章 結論及計劃成果自評 5.1 結論
本計劃係一個三年期的計劃，第一年主要完成了FDTD 的理論基礎之建構，
包含(近遠場轉換、吸收邊界及細狹縫修正等)，第二年完成了量測方法與實驗架 構，並且與理論基礎配合，實際探討接地彈跳雜訊對切割電源平面的影響，我們 發現切割狹縫於電源平面對於抑制接地彈跳雜訊有一定效果，若在狹縫加通道，
則抑制效果下降，且產生新共振頻率點於低頻段處，此外我們也探討穿越電源平
面之Via 結構在多層板中其接地彈跳雜訊耦合效應，由結果可知利用電容擺放於
Via 附近，對於能量傳遞有降低效果，不過電容也會與板間寄生電感作用，會造
成新共振點，第三年我們完成FDTD 與主動元件電路連結方法，驗證其正確性，
並應用此方法分析含有主動元件電路之電源層系統，探討其SI 與 EMI 特性。
5.2 計劃成果自評
本計劃欲完成的目標主要分成三大項: (1) 發展遠場量測方法與其校正技術 (2) 發展主動電路元件結合 FDTD 演算法 (3) 以量測與模擬方法探討電源平面
中接地彈跳雜訊對SI 與 EMI 的影響。本計劃在理論發展與遠場量測方法部分以
臻完善，而接地彈跳雜訊對的SI 與 EMI 之影響也有完整的探討，唯在其抑制方
法上面未加深入研究，實有待未來加以實行。
以下為在本計畫支持下所得成果發表之論文列表，在此列舉前兩篇於附錄中。
1. T. L. Wu, S. T. Chen, J. N. Hwang, and Y. H. Lin, “Numerical and experimental investigation of radiation caused by the switching noise on the partitioned DC reference planes of high speed digital PCB,” IEEE Trans. Electromag. Compat., vol. 46, pp. 33-45, Feb. 2004.
2. Y. H. Lin and T. L. Wu, “Analysis of radiation caused by SSN and transmission line by combining the equivalent circuits of active IC into FDTD,” 2004 IEEE EMC Symposium, Santa Clara, USA, pp. 277-282, Aug. 2004.
3. L. R. Chen, Y. H. Lin, and T. L. Wu, “NSTL evaluation of the compact EMC chamber with ferrite tiles being partially lined on the floor ground,” 2002 IEEE EMC Symposium, Minnesota, USA, vol. 2, pp. 958 -963, Aug. 2002.
4. J. N. Huang and T. L. Wu, “Coupling of the ground bounce noise to the signal trace with via transition in partitioned power bus of PCB,” 2002 IEEE EMC Symposium, Minnesota, USA, vol. 2, pp. 733 -736, Aug. 2002.
參考文獻
[1] R. R. Tummala, “SOP: what is it and why? A new microsystem-integration technology paradigm-Moore's law for system integration of miniaturized convergent systems of the next decade,” IEEE Trans. Adv. Packag., vol. 27, pp.
241-249, May. 2004.
[2] T. Sudo, H. Sasaki, N. Masuda, and J. L. Drewniak, “Electromagnetic interference (EMI) of system-on-package (SOP),” IEEE Trans. Adv. Packag., vol. 27, pp.
304-314, May. 2004.
[3] M. Swaminathan, J. Kim I. Novak, and J. P, Libous, “Power distribution networks for system-on-package: status and challenges,” IEEE Trans. Adv. Packag., vol. 27, pp. 286-300, May. 2004.
[4] S. Van den Berghe, F. Olyslager, D. de Zutter, J. de Moerloose, and W.
Temmerman, “Study of the ground bounce caused by power plane resonances,”
IEEE Trans. Electromag. Compat., vol. 40, pp.111-119, May 1998.
[5] T. L. Wu, Y. H. Lin, J. N. Hwang, and J. J. Lin, “The effect of test system impedance on measurements of ground bounce in printed circuit boards,” IEEE Trans. Electromag. Compat., vol. 43, pp.600-607, Nov. 2001.
[6] G.-T. Lei, R. W. Techentin, and B. K. Gilbert, “High frequency characterization of power/ground-plane structures,” IEEE Trans. Microwave Theory Tech., vol. 47, pp. 562–569, May 1999.
[7] R. Senthinathan and J.L. Prince, “Simultaneous switching ground noise calculation for packaged CMOS devices,” IEEE J. Solid-State Circuits, vol. 26, pp.
1724 –1728, Nov. 1991.
[8] Y. H. Lin and T. L. Wu, “Investigation of signal quality and radiated emission of microstrip line on imperfect ground plane: FDTD analysis and measurement,” in Proc. IEEE Int. Symp. Electromagnetic Compatibility, Montreal, Canada, Aug.
2001, pp. 319-324.
[9] T. L. Wu, S. T. Chen, J. N. Huang, and Y. H. Lin, “Numerical and experimental investigation of radiation caused by the switching noise on the partitioned DC reference planes of high speed digital PCB,” IEEE Trans. Electromagn. Compat., vol. 46, pp. 33-45, Feb. 2004.
[10] C. Wei, F. Jun, R. Yong, S. Hao, J.L. Drewniak, and R.E.DuBroff, “DC power bus noise isolation with power-plane segmentation,” IEEE Trans. Electromag.
Compat., vol. 45, pp. 436-443, May 2003.
[11] K. S. Yee, “Numerical solution of initial boundary value problems involving Maxwell’s equations in isotropic media,” IEEE Trans. Antennas Propagat., vol.
14, pp. 302-307, May 1966.
[12] A. Taflove, Computational Electromagnetic; the Finite-Difference Time-Doamin Method. Norwood, MA: Artech House, 1995.
[13] J. De Moerloose and D. De Zutter, “Surface integral representation radiation boundary condition for the FDTD method,” IEEE Trans. Antennas Propagat., vol.
41, pp. 890-896, July 1993.
[14] O. M. Ramahi, “Near- and far-field calculations in FDTD simulations using Kirchhoff surface integral representation,” IEEE Trans. Antennas Propagat., vol.
45, pp. 753-759, May 1997.
[15] A. Vaidyanath, B. Thoroddsen, and J.L. Prince, “Effect of CMOS driver loading conditions on simultaneous switching noise,” IEEE Trans. Comp., Packag., Manufact. Technol., vol. 17, pp. 480-485, Nov. 1994.
[16] R. Senthinathan, G. Tubbs, and M. Schuelein, “Negative feedback influence on simultaneous switching CMOS outputs,” in Proc. of IEEE Custom Integrated Circuits Conference, May 1988, pp. 5.4.1-5.4.5.
[17] T. Sakurai and A.R. Newton, “Alpha-power law MOSFET model and its applications to CMOS inverter delay and other formulas,” IEEE J. Solid-State Circuits, vol. 25, pp. 584 –594, April 1990.
[18] T. H. Hubing, J. L. Drewniak, T. P. Van Doren, and D. M. Hockanson, “Power bus decoupling on multilayer printed circuit boards,” IEEE Trans. Electromag.
Compat., vol. 37, pp. 155-166, May 1995.
[19] J. N. Huang and T. L. Wu, “Coupling of the ground bounce noise to the signal trace with via transition in partitioned power bus of PCB,” 2002 IEEE EMC Symposium, Minnesota, USA, vol. 2, pp. 733 -736, Aug. 2002.
[20] A. Kabbani and A. J. Al-Khalili, “Estimation of ground bounce effects on CMOS circuits,” IEEE Trans. Comp., Packag., Manufact. Technol., vol. 22, pp. 316-325, June 1999.
[21] Y. H. Lin and T. L. Wu, “Analysis of radiation caused by SSN and transmission line by combining the equivalent circuits of active IC into FDTD,” 2004 IEEE EMC Symposium, Santa Clara, USA, pp. 277-282, Aug. 2004.
[22] C. N. Kuo, V. A. Thomas, S. T. Chew, B. Houshmand, and T. Itoh, “Small signal analysis of active circuits using FDTD algorithm,” IEEE Microwave and Guided Wave Letters, vol. 5, pp. 216-218, July 1995.
[23] C. N. Kuo, B. Houshmand, and T. Itoh, “Full-wave analysis of packaged micro- wave circuits with active and nonlinear devices: an FDTD approach,” IEEE Trans.
Microwave Theory Tech., vol. 45, pp. 819-826, May 1997.
[24] L. R. Chen, Y. H. Lin, and T. L. Wu, “NSTL evaluation of the compact EMC
[24] L. R. Chen, Y. H. Lin, and T. L. Wu, “NSTL evaluation of the compact EMC