Music Bank系統架構評估

為了可以從上述所提出的三個可行性方案中選出開發速度最快及成本 最低的開發方案，必須先行擬定出一些評估指標，作為架構評估時之依據，

這裡將選定系統架構中與硬體相關之元件微控制器、記憶體和周邊三項當 做評估指標，同時也選定軟體相關之韌體、作業系統、演算法、應用軟體 和開發工具五項評估指標，一共八項做為系統架構評估指標。

針對每一評估指標在衡量計分標準部分，將選用 IP 替換率和成本這二 個衡量計分標準；因為數位音樂儲存盒在產品需求規格中被定義為一衍生 產品，所以將硬體及軟體的重覆使用率或稱原始 IP 替換率做作為衡量計分 標準，將原始 IP 替換率由低而高以 1~5 量化之，以 1 代表原始 IP 替換率最 低，而 5 代表原始 IP 替換率最高，0 則代表無計分之需要，做為第一個衡 量計分標準；然而，開發及製造成本對於嵌入式系統產品的成功與否，具 有關鍵性的影響力，因此也將進行成本分析與評估，這裡成本包含開發成 本及製造成本，同樣的將成本由低而高以 1~5 量化之，以 1 代表成本最低，

而 5 代表成本最高，0 則代表無計分之需要，做為第二個衡量計分標準，以 下將針對八項評估指標依據其原始 IP 替換率及成本進行衡量計分，最後由 依據整體量化數據的結果，決定數位音樂儲存盒最後之開發策略。

微控制器評估指標：方案一使用 16 位元之數位訊號處理器取代原 8 位元之

8051 微控制器，為一新設計，所以微控制器原始 IP 替換率最高；方案二保 留原有 8051 微控制器之外又新增一顆數位訊號處理器為雙核心系統架構，

所以原始 IP 替換率低但需為新添之數位訊號處理器做額外的新設計；方案 三仍延用 8051 微控制器，所以原始 IP 替換率最低；微控制器重覆使用所表 示的意義相當於是韌體 IP 可重覆使用率變高。

數位訊號處理器所使用之邏輯閘數約等於 8051 微控制器之邏輯閘 數，邏輯閘數目大則所佔用之晶元面積就大，晶元面積較大則成本較高，

所以方案二之雙核心架構的晶元製造成本至少為方案一及方案三之兩倍；

但方案一是微控制器之新設計所以軟體及硬體的開發成本最高，因為微處 理器需重新設計，韌體也需重新移植；方案三因保留原微處理器設計，所 以在軟體及硬體的開發成本最低。請參考圖表 27 相關之 IP 替換率、成本 及二者之平均值。

微控制器評估指標

計分標準 方案一 方案二 方案三 IP 替換率 5 3 1 成 本 3 5 1 平 均 4 4 1

圖表 27 微控制器評估指標表

記憶體評估指標：方案一採用兩個記憶體匯流排分別處理程式記憶體(PM) 及資料記憶體(DM)，依據公式(3)、(4)及(5)之估計值，單是在 MP3 解碼處 理功能上程式記憶體(PM)、資料記憶體(DM)及暫存記憶體的需求大小就分 別為 34.9KBytes、37.74KBytes 及 20.44KBytes，如再加計原周邊處理功能 之 程 式 碼 則 在 程 式 碼 最 佳 化 之 後 估 計 將 需 128KBytes Mask ROM 、 8K×24Bits SRAM 四個及 8K×16Bits SRAM 六個；方案二大致維持與方案一 略大一點的之記憶體需求大小，主要因為方案二為雙核心架構因此有部份 程式碼必須分別存放於不同的記憶體之中；方案三需考量 MP3 新增功能之 需求，所以將配置比原數位照片儲存盒為大之記憶體儲存空間做為軟體開

發使用，其記憶體配如下 48KBytes Mask ROM、一個 8Kbytes×16Bits 四個，

同時提供外掛 64KBytes ROM 或 Flash 之能力，所以方案二記憶體使用量最 大，方案一次之，方案三最小。

記憶體大小與晶元面積成正比，也就是記憶體越大則晶元使用面積越 大，製造成本就愈高，SoC 內嵌式記憶體的 IP 必須搭配 IC 製程，由於盡量 選用已開發之記憶體 IP 製程，所以開發成本較低，但方案一和方案二使用 不同之程式記憶體(PM)和資料記憶體(DM)所以有額外的匯流排設計成本，

方案二為雙核心處理器架構，所以必須重新設計雙核心之間的處理器內部 交換匯流排(IPC)，因此將增加設計成本。請參考圖表 28 相關之 IP 替換率、

成本及二者之平均值。

記憶體評估指標

計分標準 方案一 方案二 方案三 IP 替換率 4 5 1 成 本 4 5 2 平 均 值 4 5 1.5

圖表 28 記憶體評估指標表

周邊評估指標：數位照片儲存盒之主要周邊設備為記憶儲存卡、硬碟、LCD 面版及觸控紐，方案一、二及三因應 MP3 數位音樂之播放功能，所以必須 增加 I2C 和 SPI 介面以便外接音效編碼器(Audio Codec)，同時在必需新設 計硬體音效控制模組(Audio Controller)，以提供音樂檔解碼後的 PCM 音樂 位元流由音效控制模組傳送到所設定之音效編碼器進行音樂播放之功能。

方案一使用 16 位元之數位訊號處理器，而原數位照片儲存盒處理器為 8 位元之 8051 微控制器，所以原周邊 IP 設計時皆為 8 位元 I/O，為使周邊 IP 重覆使用最大化，以便重覆使用原開發之韌體，所以需新設計一橋接器 (Bridge)用做為 16 位元數位訊號處理器與 8 位元周邊 IP 間之轉換橋樑。方 案二將保留原周邊 IP 設計，且由 8051 微控制器當主控處理器，然而雙核心

系統架構共用直接記憶體控制器(DMAC)，所以當音樂位元流由 MicroDSP 經由直接記憶體控制器傳送資料至音效控制模組而後經由音效編碼器播放 途中，仍然須對記憶體及周邊之間 16 位元記憶體儲存與 8 位元周邊間作必 要的轉換。方案三則完全重覆使用原周邊 IP 但需重新設計 MP3 解碼硬體模 組及音效控制模組以支援 MP3 解碼及播放功能。

方案一與方案二皆需要重新設計 I2C 和 SPI 界面、音效控制模組和橋 接器，而且 MP3 軟體解碼程式需在 MicroDSP 處理器上做移植工作及確認 周邊韌體在 16 位元及 8 位元環境下運作正常之開發及測試成本；方案三除 須重新設計 I2C 和 SPI 界面、音效控制模組之開發成本之外還需重新設計 MP3 硬體解碼功能，所以在邏輯閘數將較原設計增加，也意味著晶元面積 增加，成本也增加。請參考圖表 29 相關之 IP 替換率、成本及二者之平均 值。

周邊評估指標

計分標準 方案一 方案二 方案三 IP 替換率 4 3 2 成 本 4 3 2 平 均 值 4 3 2

圖表 29 周邊評估指標表

韌體評估指標：方案一使用 16 位元之數位訊號處理器所以原數位照片儲存 盒所使用的 C51 語言，必需將原數位照片儲存盒之韌體全數由 C51 移植至 MicroDSP C 語言，其中包含原程式碼 8 位元與 16 位元在記憶體及周邊 I/O 部份的轉換工作，在 MP3 解碼軟體程式部分，第一階段須先以 C 語言進行 設計，然後再依照消耗 CPU 資源分析的數據，將最消耗 CPU 資源的 C 語 言程式碼，第二階段再以 MicroDSP Assembly 語言加以最佳化。所以在韌 體 IP 部分替換率最高。方案二使用雙核心處理器架構，除如同方案一新設 計 MP3 解碼程式之外，必需額外設計雙核心處理器架構下之處理器內部交 換匯流排的韌體處理工作，所以在韌體 IP 部分替換率次高。方案三則只需

重新設計與 MP3 解碼器硬體之控制韌體，所以在韌體 IP 部分替換率較低。

三方案皆須重新設計 MP3 音樂播放及控制之韌體，且需將原檔案系統 重新設計以支援音樂檔案管理，方案一在韌體移植、開發、認證及確認的 開發成本最大、方案二省去周邊韌體開發工作但仍有 MP3 解碼程式及處理 器內部交換匯流排處理韌體開發成本，方案三僅有 MP3 解碼器硬體控制之 韌體開發工作，所以相對而言開發成本較低。請參考圖表 30 相關之 IP 替 換率、成本及二者之平均值。

韌體評估指標

計分標準 方案一 方案二 方案三 IP 替換率 5 3 2 成 本 5 3 2 平 均 值 5 3 2

圖表 30 韌體評估指標表

作業系統評估指標：原數位照片儲存盒之韌體設計為無窮迴圈之韌體架 構，方案一使用 100MHz MicroDSP 來估算，MP3 解碼器所需處理器之頻率 約 24.27MHz，佔處理能力 25%左右的頻寬，原 8051 微處理器為 60MHz 即 可支援周邊所需之時脈，使用中斷處理就可滿足即時要求之處理工作，所 以方案一、二，使用原無窮迴圈之韌體架構且新增必要之狀態機(State machine)，方案一和方案二在其所配置的處理器頻寬之下就足以應付數位音 樂儲存盒之需求功能，因此都沒有作業系統配置之必要，方案三使用 MP3 硬體解碼器，原韌體只需加入 MP3 硬體解碼控制功能，其運作只消耗少部 份之處理器頻寬，所以也沒有所配置作業系統之必要，所以本項目不需加 以計分。請參考圖表 31 相關之 IP 替換率及成本。

作業系統評估指標

計分標準 方案一 方案二 方案三 IP 替換率 0 0 0 成 本 0 0 0

圖表 31 作業系統評估指標表

演算法評估指標：對三方案而言，MP3 解碼功能都為新功能區塊，必需遵 守 ISOIEC MPEG/Audio 11172-3 規格要求之標準，方案一及方案二使用軟 體實現，運用 MicroDSP C 語言，其中關鍵數值處理部份則以 MicroDSP Assmebly 加以改寫，同時對演算法進行改良，試圖將程式碼迴圈處理次數 減少和憶體使用空間變小等方向進行最佳化之逼近，縱使方案三是使用硬 體解碼區塊實現，但是在以 MP3 硬體模組方法實現之前，必須先以 C 模組 先行加以設計及測試，最後再將其最佳化，然後再將 C 模組以邏輯設計 Verilog 語言改寫之。所以三方案的原始 IP 替換率都很高。

MP3 解碼功能以軟體或硬體實現，三方案在前期開發階段研發成本大 約相當，都先以 C 程式先加以模擬，然後分別在個人電腦或工作站上進行 分析、驗證、確認之工作程序；以軟體實現所投入人力資源軟體人員與硬 體開發人員比例約 4：1，以硬體實現軟體人員與硬體開發人員比例約 4：2；

MP3 解碼功能以軟體或硬體實現，三方案在前期開發階段研發成本大 約相當，都先以 C 程式先加以模擬，然後分別在個人電腦或工作站上進行 分析、驗證、確認之工作程序；以軟體實現所投入人力資源軟體人員與硬 體開發人員比例約 4：1，以硬體實現軟體人員與硬體開發人員比例約 4：2；