V
abutF V
abutFig.21 Swap to merge
其中fabutment的判斷依照下列的條件判斷如下：
由結合的規則觀察，有constraint的block一定在左子樹，推斷出 有constraint的sub-tree，其PE的第一個block的constraint定義為
Fig.22 Merge Flow
同constraint的block，如果是的話就把屬性改為F，反之則不變。
sub-tree & sub-tree merge的時候都必須要經過merge rule的判斷、
以及符合當時的Ts值，才能進行結合。
檢查GsP的Good sub-tree是否符合constraint時，把PE由左到右 掃過一遍。當讀到的是block就把它的constraint的屬性丟進stack 中，當遇到結合的符號，在依序由stack取出，由結合的方式判斷是否 符 合 規 則 。 接 著 判 斷 這 個 子 樹 是 否 有 全 部 同 族 群 的 abutment constraint。把判斷後的屬性再? 回stack中，等到全部掃完一遍就知 道Good-sub tree的constraint紀錄下來，若是不符合merge rule在找 到違法的時候就會停止，不會在繼續檢查下去。
block & sub-tree和sub-tree & sub-tree merge時，進行rotate 可能使得結合後的fitness符合當時的Ts值。但是由於有constraint的 sub-tree一但經過rotate 再進行結合，可能會變成違反定義的情形出 現。所以在merge時除了檢查constraint決定是否結合之外，也要依照 是否為sub-tree而且有無constraint來決定是否rotate。
第五章 測試結果
這個程式全部都是用C++寫的，所有的測試數據是在P-3 800的機 器上面跑的。所有的block都是soft block，aspect ratios 在 0.2和 5 之 間 。 拿 ami33、 ami49以 及 n100的 benchmarks 針 對 不 同 數 目 的 constraints來做測試，結果如Table.1。
Result of abutment constraint testing
Constraints number
Dead
所有求出來的解，都符合abutment constraint的定義。所有的面 積也都幾乎沒有dead area。所花時間隨著constraint的數目增加而上
Table.1：測試結果
Fig.24 Ami33 的結果，block 5,6,7,8,9 為水平 abut。block 23,24,25,26,27 為垂直 abut。
Fig.25 Ami49 的結果，block 12,13,14 為水平 abut。
block 23,24,25,26；block 36,37,38,39,49 為垂直 abut。
Compare of abutment constraint testing
CBL Ours
Constraints number
Dead 同的soft aspect ratios下，時間跟結果都相對有比較好的結果。
Table.2：與 CBL 結果之比較
GFA可以由子代繼承親代的優良基因，在Good Sub-tree的聚集下 得以快速收斂得到好的解，這點也反映在求解的時間相對的比較快，
可以在比較短的時間內得到比較好的解。
和別人的數據相比較，雖然我們的方法的solution space比較小，
只能找到slicing 的floorplan 但是卻在時間上得到了好處。而解也 沒有比較差，甚至更好。由此可見，使用GFA來解abutment constraint 非常的成功。
接 下 來 ， 可 以 以 此 繼 續 解 決 L/T Shape 以 及 Alignment constraint，更甚至可以擴展到解決boundary constraint。相信都可 以得到不錯的解。
參考資料
[1] F.Y. Young, M.D.E. Wong, and Hannah H. Yang,“On Extending Slicing Floorplan to Handle L/T-Shaped Modules and Abutment Constraints,”Proc.WCC’2000,2000,pp.269-276
[2] Yuchum Ma, Xianlong Hong, Scheqin Dong, Yici Cai, Chung-Kuan Cheng, Jun Gu,“Floorplanning with abutment constraints based on corner block list,”INTEGRATION VLSI jouenal 31
(2001),pp.65-77
[3] Evangeline F.Y. Young, Chris C.N. Chu, M.L. Ho,“A Unified Method to Handle Different Kinds of Placement Constraints in Floorplan Design,”Proc. VLSID 2002
[4] Yun-Chih Chang, Yao-Wen Chang, Guang-Ming Wu, and Shu-Wei Wu,“B*-Trees: A New Representation for Non-Slicing
Floorplans,”Proc. DAC 2000
[5] K. Shahoohar and P. Mazumder,“VLSI Cell Placement
Techniques,”ACM Computing Surveys, Vol. 23, No. 2, June 1991 [6] Yuchun Ma, Xianlong Hong, Sheqin Dong, Yici Cai, Chung-Kuan Cheng, Jun Gu,“Floorplanning with Abutment Constraints and L-shaped/T-shaped Blocks based on Corner Block List”Proc. DAC 2001
[7] H. Murata, K. Fujiyoshi, and M. Kaneko,“VLSI/PCB Placement with Obstacles Based on Sequence Pair,”Proc. ISPD, pp. 26–31, 1997.
[8] P.-N. Guo, C.-K. Cheng, and T. Yoshimura,“An O-Tree