行政院國家科學委員會補助專題研究計畫成果報告
※※※※※※※※※※※※※※※※※※※※※※※※※
※
單晶片無線多媒體資訊家電之設計與製作(II)
※
※
(總計畫)
※
※
A Design and Implementation of a SoC for
※
※
Wir eless
Multimedia
Infor mation
Appliance
(II)
※
※※※※※※※※※※※※※※※※※※※※※※※※※
計畫類別：□個別型計畫
þ整合型計畫
計畫編號：NSC 90-2218-E-009-010
執行期間：90 年 8 月 1 日至 91 年 7 月 31 日
計畫主持人：張瑞川
國立交通大學資訊科學學系
共同主持人：李鎮宜
國立交通大學電子工程學系
溫
-壞
岸
國立交通大學電子工程學系
蔣迪豪
國立交通大學電子工程學系
陳伯寧
國立交通大學電信工程學系
計畫參與人員：楊晏昇
計畫專任助理
本成果報告包括以下應繳交之附件：
□赴國外出差或研習心得報告一份
□赴大陸地區出差或研習心得報告一份
□出席國際學術會議心得報告及發表之論文各一份
□國際合作研究計畫國外研究報告書一份
執行單位：國立交通大學資訊科學學系
國立交通大學電子工程學系
國立交通大學電信工程學系
中
華
民
國 九 十 一 年 五 月 十 七 日
行政院國家科學委員會專題研究計畫成果報告
單晶片無線多媒體資訊家電之設計與製作(II)
-總計畫
A Design and Implementation of a SoC for Wir eless Multimedia
Infor mation Appliance (II)
計畫編號：90-2218-E-009-010
執行期限：90 年 8 月 1 日至 91 年 7 月 31 日
計畫主持人：張瑞川
國立交通大學資訊科學學系
共同主持人：李鎮宜、溫
-壞
岸、蔣迪豪
國立交通大學電子工程學
系
陳伯寧
國立交通大學電信工程學系
計畫參與人員：楊晏昇
計畫專任助理
一、中文摘要 隨著後 PC 時代的來臨，3C 的整合是 未來發展的潮流。在本整合計畫中，我們 將發展具備高速無線通訊存取能力的多媒 體系統單晶片。首先，為了支援無所不在 的資訊存取，我們將無線網路整合於系統 晶片上，並將傳輸速度由目前的 2Mbps 提 升到 11Mbps 以因應使用者對頻寬的需 求。同時，在不久的將來，我們可以預見 無線網路的承載內容將不只是語音資料而 已，它也將包含多媒體資訊。因此，我們 也將發展具容錯能力的 MPEG-4 視訊編解 碼系統。最後，我們研究及實作以唯讀記 憶體為基礎的 Linux 核心，並將重組 Linux 成為模組化以適應不同系統單晶片之系統 需求。 總計劃將負責以 SDL 進行軟硬體共 同設計(Hardware/Software Co-Design) ，並 建立 SoC 設計，驗證及測試流程，負責整 合各子計劃研發之 IP 以及系統整合。 在計畫的第一年度，我們已經建立了 SoC 測試實驗設備及各子計劃所需設計與 驗證工作流程。在這一年度（第二年）， 我 們 建立 SoC 整體設計與驗證流程與工 具。除 此 之 外 ， 我 們 也 利用各子計劃在 第一年發展出的成果進行 board-level 的整 合與測試。 關鍵詞：Systems on Chip、嵌入式系統、 MPEG-4、無線網路 Abstr actWith the coming of post-PC age, the
integration of 3C (Computer,
Communication, and Consumer Electronics) is the trend of future. The goal of this integrated project is to develop a multimedia
SoC with high-speed wireless
communication access ability. At first, in order to support ubiquitous information access, wireless access ability is integrated into the SoC and the communication speed is upgraded from 2Mbps to 11Mbps to
accommodate the urgent demand on
bandwidth. Besides, the content of wireless network will be not only voice data, but also digital multimedia in the near future. Therefore, we develop a fault-tolerant MPEG-4 encoder/decoder system. Finally, we research and develop a ROM-based Linux kernel and modulize it to fit into various requirements of different SoCs.
The goal of the project is to perform Hardware/Software Co-Design via SDL, and
construct the flow of SoC design, verification, and test. In addition, we are responsible for integrating the IP developed by the
sub-projects, and performing system
integration.
During the first year of the project, we have built up the testing and experimental environment, as well as the design and verification flows needed by the sub-projects. In this year (i.e. the 2nd year), we constructed an integrated SoC design and verification flow. In addition, we also integrated the IP developed by the sub-projects during the last year and perform testing.
Keywor ds: Systems on Chip, embedded
system, MPEG-4, wireless
二、計畫緣由與目的 3C 整 合 是 未 來 發 展 的 趨 勢 其 相 關 研 究 及 產 業 發 展 有 別 於 半 導 體 及 資 訊 產 業 兩 者，對 於 跨 研 究 領 域 系 統 整 合 有 高 度 的 要 求 。有 鑑 於 此 ，本 研 究 群 擬 定 此 計 畫，利 用 交 通 大 學 具 備 之 電 子 、 電 信 與 資 訊 等 領 域 的 研 究 基 礎 ， 期 能 從 事 3C 整 合 技 術 之 研 究 。 本 研 究 計 劃 之 目 標 在 於 研 究 與 設 計 具 無 線 接 取 (Wireless Access)能 力 的 單 晶 片 多 媒 體 資 訊 家 電。目 前 國 內 產 業 界 設 計 資 訊 家 電，其 主 要 的 考 量 仍 是 以 PC 架 構 為 主 。 我 們 認 為 未 來 資 訊 家 電 的 發 展 將 會 結 合 本 研 究 群 長 期 從 事 之 無 線 網 路 關 鍵 模 組 技 術 及 配 合 國 內 業 界 已 有 之 CPU 及 其 周 邊 之 IP ， 應 可 在 三 年 內 以 國 內 foundry 之 製 程 完 成 Wireless
Multimedia Information Appliance 相 關 技 術 研 發 及 雛 形 系 統。預 計 完 成 之 SoC 如 圖 一 所 示 ， 將 包 括 11MHz Wireless LAN 所 有 IP，以 Linux 為 基 礎 的 Embedded 作 業 系 統 ， MPEG-4 多 媒 體 系 統 ， 以 及 整 合 IP 公 司 所 提 供 之 CPU, Embedded DRAM 以 及 周 邊 設 備 之 IP 而 成 的 系 統 晶 片 。 ARM /Multimedia Application Embedded DRAM VGA USB UART Real time timer Wireless LAN Baseband/MAC 2.4GHz RF Antenna System Bus Peripheral Bus 圖 一 單 晶 片 Wireless Multimedia Information Appliance 系 統 架 構 本 計 劃 包 含 下 列 各 計 劃 ： (1) 總 計 劃 負 責 整 合 各 子 計 劃 研 發 之 IP， 系 統 測 試 與 軟 體 / 硬 體 共 同 設 計 ， 程 式 實 作 與 系 統 整 合 。
(2) 子 計 劃 一 : Embedded Linux for SoC 之 實 作 此 計 畫 的 目 標 為 將 目 前 日 漸 受 到 重 視 的 Linux 作 業 系 統 重 新 模 組 化 ， 以 利 SoC 環 境 下 使 用。此 外 也 將 加 強 嵌 入 式 系 統 軟 體 與 晶 片 設 計 共 同 發 展 (co-design)和 測 試 除 錯 功 能 ， 以 適 應 SoC 發 展 所 需 。 (3) 子 計 畫 二 ： 高 速 無 線 數 據 存 取 控 制 與 基 頻 收 發 積 體 電 路 模 組 整 合 設 計 此 子 計 畫 的 目 標 ， 主 要 是 探 討 高 速 無 線 網 路 的 存 取 控 制 與 基 頻 收 發 電 路 模 組 設 計 和 製 作，進 而 結 合 其 他 子 計 畫 的 研 究 成 果，探 討 單 晶 片 實 現 的 可 行 性 和 整 合 的 相 關 研 究 議 題 。 (4) 子 計 畫 三 ： 高 速 無 線 系 統 架 構 及 射 頻 前 級 設 計 及 實 作 本 子 計 劃 目 標 包 括 (一 )高 速 無 線 網 路 (High-speed WLAN)電 路 整 合 模 擬 技 術 開 發 及 系 統 架 構 設 計 (二 ) 射
頻 前 級 (RF front end) 電 路 模 組 設 計。整 合 模 擬 技 術 開 發 部 分 包 括 系 統 鏈 結 分 析 、 射 頻 / 基 頻 整 合 設 計 及 軟 硬 體 整 合 模 擬；系 統 架 構 設 計 部 分 則 藉 由 整 合 模 擬 訂 定 系 統 架 構，如 調 變 方 式 、模 組 劃 分 及 介 面 規 格 訂 定 ；射 頻 前 級 電 路 設 計 包 括 架 構 設 計 及 模 組 設 計 。 (5)子 計 畫 四：MPEG-4 在無線通訊下抗 錯視 訊 編 解碼 系 統 之 設 計 與 製 作 此 計 畫 的 主 要 目 標 為 設計一個強韌 而 抗 錯 的 MPEG-4 視 訊 編 碼 系 統 。 MPEG-4 視 訊 編 解碼 系 統 將 建 立 於 Linux 作 業 平 台 以 及 SoC 環 境 上 。 三、計畫成果 在計畫的第一年度，我們已經建立了 SoC 測試實驗設備及各子計劃所需設計與 驗證工作流程。 在這一年度（第二年）， 我 們 致 力 於 建立 SoC 整體設計與驗證流程與工具。 我 們 以 Behavior level 的 CPU Instruction Set Simulator 配合 RTL level 的 Simulation Tools 共同進行軟/硬體系統驗證。除 此 之 外，我 們 也 利用各子計劃在第一年發展出 的成果進行 board-level 的整合與測試。整 合測試最重要的一項工作就是元件間的溝 通。由於子計畫二所發展出來的無 線 數 據 存 取 控 制 與 基 頻 收 發 積 體 電 路 模 組 是 屬 於 軟 硬 體 共 同 設 計。其 中 軟 體 是 以 Embedded Linux/ARM (子計畫一) 為 基 礎 的 程 式，所 以 其 發 展 出 來 的 硬 體 必 須 能 夠 以 ARM 的 匯 流 排 協 定 與 處 理 器 溝 通，這 樣 才 能 達 到 軟 硬 體 間 互 相 溝 通 的 目 的。所 以 我 們 測 試 及 調 整 軟 硬 體 間 的 介 面，直 到 能 完 全 符 合 ARM 的 匯 流 排 協 定 為 止 。 到 目 前 為 止，無 線 數 據 存 取 控 制 模 組 的 軟 硬 體 部 分 已 經 經 過 整 合 及 測 試，證 明 可 以 正 確 無 誤 的 收 送 資 料。接 下 來 基 頻 收 發 積 體 電 路 模 組 也 會 與 無 線 數 據 存 取 控 制 模 組 和 軟 體 一 起 做 整合測試。預 計這一計畫年度結束前（七月底）會完成 此整合測試。 在計畫的第三年度，我們將整合各子 計劃的 IP 與系統軟體(Embedded Linux + MPEG4 Encoder/Decoder) 來 進 行 整 體 的 SoC 設計流程。然後做系統電路合成， physical design 和利用 CIC 所提供的晶片製 作服務實際 tape out SoC 晶片。最後將製作 系統電路板以進行軟/硬體 SoC 層次的驗證 與整合。
四、參考文獻
1. The 1997 National Technology Roadmap for Semiconductors, Semiconductor Industry Assoc., San Jose, Calif., 1997.
2. T. W. Albrecht, Johann Notbauer, and S.
Rohringer, “HW/SW CoVerification
Performance Estimation & Benchmark for a 24 Embedded RISC Core Design,” Proc. ACM Conf. Design Automation, 1998, pp. 808-811.
3. A. Balboni, W. Fornaciari, and D. Sciuto,
“Co-synthesis and Co-simulation of
Control-deminated Embedded Systems,” Design Autmation for Embedded System, JUL 1996.
4. C. Berthet, G. Mas, F. Pogodalla, &
STMicroelectronics, “Functional Verification Methodology of Chameleon Processor,” 33rd DAC, 1996.
5. P. Chou, R. Ortega, K. Partridge, and G. Borriello, “IPCHINOOK: An Integrated IP-based Design Framework for Distributed Embedded
Systems,” Proc. ACM/IEEE Conf. Design
Automation , 1999, pp. 44–49.
6. M. Dalpasso, A. Bogliolo, and L. Benini, “Virtual Simulation of Distributed IP-Based
Designs,” Proc. ACM/IEEE Conf. Design
Automation, 1999, pp. 50–55.
7. D. D. Gajski, “IP-Based Design Methodology,” Proc. ACM/IEEE Conf. Design Automation, 1999, pp. 43.
8. D. Geist, G.Biran, T. Arons, M Slavkin, Y. Nustov, M.Farkas, K. Holtz, A. Long, D. King, and S. Barret, “A Methodology For the Verification of a ‘System on Chip,” Proc. ACM/IEEE Conf. Design Automation, 1999, pp.
574-579.
9. M. Genoe, “Requirements Capturing and
Specification of System-on-Chip,”
MEDEA/ESPRIT conference on HW/SW
codesign, 1998.
10. S. P. Harbison, “System-Level
Hardware/Software Trade-offs,” Proc.
ACM/IEEE Conf. Design Automation, 1999, pp. 258–259.
11. A. A. Jerraya, J. M. Daveau, and G. Marchioro, “Hardware/software Codesign of an ATM Network Interface Card: a Case Study,” CODES/CASHE’99.
12. D. Kirovski and M. Potkonjak, “Engineering Change: Methodology and Applications to Behavioral and System Synthesis,” Proc. ACM/IEEE Conf. Design Automation, 1999, pp. 604–609.
13. J. Monaco, D. Holloway, and R. Raina, “Functional Verification Methodology for the PowerPC 604 Microprocessor,” 33rd DAC, 1996. 14. P. Paulin, “A Flexible Hardware/Software
Development Environment and its Application to
Consumer Multimedia Products Design,”
CODES/CASHE’98.
15. G.. A. Sai-Halasz, “Performance Trends in High-Performance Processors,” Proc, IEEE, Jan. 1995, pp. 20-36.
16. D. Stepner, N. Rajan, and D. Hui, “Embedded Application Design Using a Real-Time OS,” Proc. ACM/IEEE Conf. Design Automation, 1999, pp. 151–156.
17. P. Sudame and B.R. Badrinath, “On Providing Support for Protocol Adaptation in Wireless Networks,” to be published in ACM Baltzer Journal Mobile Networks and Applications (MONET) special issue on Wireless Internet and Intranet Access.
18. D. Sylvester and K. Keutzer, “Getting to the Bottom of Deep Submicron II: A Global Wiring Paradigm,” Proc. Int’l Symp. Physical Design, ACM Press, New York, 1999, pp.193-200. 19. S. Tsasakou, C. Dre, H. Kharantanasis, and A.
Birbas , “Combined Assessment of an Industrial Current Practice and CoWare’s Methodology to
the Codesign/Cosimulation Problem,”
MEDEA/ESPRIT confrence on HW/SW codesign, 1998.
