National Sun Yat-sen University Institutional Repository:Item 987654321/28827

行政院國家科學委員會專題研究計畫 成果報告

以液相沈積法製作奈米結構二氧化鈦氣體感測器(II)

中 華 民 國 94 年 7 月 27 日

行政院國家科學委員會補助專題研究計畫

□成果報告

;期中進度報告

利用 TiO

為閘氧化層製作 Si 與 InP MOSFETs (2/3)

計畫類別：

;

個別型計畫 □ 整合型計畫

計畫編號：NSC 93－2215－E－110－009－

執行期間：93 年 08 月 01 日至 94 年 07 月 31 日

計畫主持人：李明逵 教授

共同主持人：

計畫參與人員：

成果報告類型(依經費核定清單規定繳交)：

;

精簡報告 □完整報告

本成果報告包括以下應繳交之附件：

□赴國外出差或研習心得報告一份

□赴大陸地區出差或研習心得報告一份

□出席國際學術會議心得報告及發表之論文各一份

□國際合作研究計畫國外研究報告書一份

處理方式：除產學合作研究計畫、提升產業技術及人才培育研究計畫、

列管計畫及下列情形者外，得立即公開查詢

□涉及專利或其他智慧財產權，□一年□二年後可公開查詢

執行單位：

國立中山大學電機工程學系

中 華 民 國 94 年 05 月 23 日

1

行政院國家科學委員會專題研究計畫成果報告

利用 TiO

為閘氧化層製作 Si 與 InP MOSFETs (2/3)

計畫編號：NSC 93－2215－E－110－009－ 執行期限：93 年 8 月 1 日至 94 年 7 月 31 日 主持人：李明逵 教授 國立中山大學電機工程學系 一.中文摘要 隨著二氧化矽(SiO2)薄膜厚度持 續地下降，漏電流藉由直接穿隧的機 制影響元件之可靠度，成為一重要之 考量的因素。利用高介電材料來取代 二 氧 化 矽 ， 可 提 高 氧 化 層 之 物 理 厚 度，進而降低直接穿隧電流並改善元 件之可靠度。在高介電材料中二氧化 鈦(TiO2)薄膜是一個很好之選擇，因為 它的 rutile 相具有很高的介電常數(ε// =170, ε⊥=89)，並且有很好之熱穩定 性。 TiO2薄膜在傳統的 MOCVD 中， 由於是多晶結構和能隙較窄的因素， 其漏電流較大。一般用來改進的方法 是在 MOCVD-TiO2/Si 介面生長一層

SiO2來抑制漏電流，這是由於 SiO2/Si

有 良 好 之 品 質 ， 但 缺 點 卻 失 去 原 本

TiO2 薄膜的高介電常 數。在本報告

中，LPD-SiO2/MOCVD-TiO2/Si 的結構

將被研究，此種結構不但可得到低的 漏電流還可保有 TiO2薄膜高介電常數 之特性。同時，此技術也應用在化合 物半導體磷化銦基板上。由於磷化銦 基板上有嚴重的原生氧化層問題，形 成漏電流路徑，故必須藉由硫化銨做 鈍 化 處 理 ， 於 是 ， LPD-SiO2/

MOCVD-TiO2/(NH4)2Sx-treated InP

(S-InP)的結構也將被研究，研究結果 亦可得到和 Si 基板相同的結論。 關鍵字：二氧化鈦，有機金屬化學氣 相 沈 積 （ MOCVD ）， 液 相 沈 積 法 (LPD)，磷化銦，硫化銨 Abstract

As silicon dioxide (SiO2) is

continually scaled down, the leakage current contributed via direct tunneling becomes excessive and the device reliability is an issue. Replacement of

SiO2 with a higher dielectric constant

(high-k) material with an increased physical thickness can significantly reduce the tunneling leakage and improve reliability. Among high-k

materials, titanium dioxide (TiO2) is a

possible candidate because its rutile

phase has a high dielectric constant (ε//

=170, ε ⊥= 89) and good thermal

stability.

In traditional MOCVD-TiO2, due to

its polycrystalline structure and lower energy band gap. The leakage current is

much larger. Usually, SiO2 is used as an

interfacial layer for MOCVD-TiO2/Si.

The leakage current is much improved

the high dielectric constant of TiO2 is

lost due to the TiO2 growth on

amorphous SiO2. In this study, the

LPD-SiO2/MOCVD-TiO2/Si structure

will to be investigated. The leakage current can be much lower and maintain high dielectric constant. At the same time, the process can be applied on compound semiconductor such as InP, but there exists native oxide layer on the InP substrate that produce leakage current path, so that the InP is passivated

by (NH4)2Sx solution. Therefore,

LPD-SiO2/MOCVD-TiO2/S-InP was

investigated. The leakage current can be much lower and maintain high dielectric constant. KEYWORDS：TiO2, MOCVD, LPD, InP, (NH4)2Sx 二.源由與目的 隨著傳統 SiO2 厚度下降的趨勢 下，半導體元件的漏電流經由直接穿 隧的機制日趨嚴重，這對元件的可靠 度影響甚大，因此尋求高介電材料來 取代 SiO2以提高其等效物理厚度是解 決目前漏電流過大的方法。在高介電 材料中 TiO2薄膜是很好的選擇，因為 TiO2薄膜的 rutile 相具有很高的介電常 數(ε// =170, ε⊥=89)[1]，為下一階段 取代 SiO2的熱門選擇，此外，TiO2薄 膜 具 有 高 折 射 率 、 高 化 學 及 熱 穩 定 性，目前在各領域的運用甚多，包括 抗反射層披覆[2]、光催化[3]及光波導 [4]等，可說是一非常有用之材料。 TiO2 薄膜做為閘氧化層的問題是

它 的 能 隙 (energy band gap) 較 小 ，

anatase 相約 3.2 eV，rutile 相約 3.0 eV [5]，因為較小的能隙使 TiO2薄膜在高 電場的操作下漏電流較大，這也使得 元件的可靠度下降，不利於元件之運 用。因此，要如何維持薄膜本身的高 介電常數並尋求較低漏電流將是很重 要之工作。 目前大部分的研究是在矽基板上 先成長出一層高能隙之 SiO2薄膜，然 後再做 TiO2 薄膜的沈積 [5]，這個方 法 雖 然 可 得 到 較 低 的 漏 電 流 ， 但 因 TiO2 薄 膜 成 長 在 SiO2 薄 膜 為 非 晶 (amorphous) 結 構 ， 其 介 電 常 數 並 不 高，因此還沒達到可做為元件閘氧化 層之要求。 相反的，如果先利用有機金屬氣 相沈積法(MOCVD)在矽基板上成長出 具結晶性之高介電 TiO2薄膜，接著再 利 用 液 相 沈 積 法 (Liquid Phase Deposition-LPD) 成 長 出 具 高 能 隙 的 SiO2 薄 膜 ， 與 MOCVD-TiO2/ thermal-SiO2/Si 結 構 相 較 ， 此 種

LPD-SiO2/MOCVD-TiO2/Si 的 堆 疊 結

構，不但可維持薄膜本身高介電常數 的特性，還可兼具有低漏電流的目標。 而且由於 LPD-SiO2薄膜的高能障 和從 LPD 溶液而來的氟(F)離子可鈍化 MOCVD-TiO2 薄膜晶界上之懸鍵，在 漏 電 流 方 面 將 可 大 為 改 善 。 因 此 ，

LPD-SiO2/MOCVD-TiO2/Si or S-InP 結

構不但具有高的介電常數，而且有較 低之漏電流。因此，此種 MOS 電容結 構的開發將可解決以往高介電材料漏 電 流 過 大 的 問 題 ， 將 有 應 用 在 MOSFETs 閘極氧化層的潛力。 三.結果與討論 在此研究中，TiO2 薄膜採用水平

3 低壓式 MOCVD 生長，以笑氣(N2O) 作 為 氧 之 原 料 ， 並 以 有 機 金 屬 Ti(i-OC3H7)做為 Ti 之原料，以氮氣(N2) 作為 carrier gas，其成長溫度控制在 550℃。為了降低 MOCVD-TiO2/Si 結 構的漏電流，我們利用液相沈積法在

MOCVD-TiO2/Si 之 sample 上堆疊 SiO2

薄膜，以達到具低漏電流且保有原本 TiO2薄膜的高介電常數。LPD-SiO2 係 利用 3.8 M 的六氟矽酸氟矽酸(H2SiF6) 32 ml 加上 0.1 M 的硼酸溶液 10 ml 混 合而成，在恆溫槽中保持溫度在 40℃ 下成長 SiO2薄膜，在此系列實驗中可 發現其漏電流相對於 MOCVD-TiO2/Si 之 sample 已有大幅之改善。圖一為 不 同 MOS 電 容 結 構 的 電 容 - 電 壓 (C-V)比 較 圖。其 M OCVD-TiO2薄 膜的厚 度 經 由 量 子 效 應 (quantum effect) 的 模 擬 計 算 為 7.5 nm

[6]。 MOCVD-TiO2/Si MOS 結構顯示

了明顯的聚積電容的降低，是因為大 漏電流所致，由圖二(a)可以看出。圖 一(b)顯示 MOCVD-TiO2/Si 結構在經 過氧回火之後，其介電常數為 23.7， 但由圖二(b) 可以看出漏電流還是過 高。

圖 二 (e) 顯 示 在 TiO2/SiO2/Si 結

構 ， SiO2 厚度為 14 nm 且 TiO2 厚 度為 130 nm, 漏電流在電場 5 MV/cm 時已大幅改善至 3×10-9 A/cm2 ，在電 場-5 MV/cm 下，其漏電流為 2×10-9 A/cm2。低漏電流原因是因為高品質的

SiO2 薄膜以及 非晶(amorphous) TiO2

薄膜。但是從圖一(e)推導可知其等效 介電常數只有 13.8，原因是因為低介

電常數非晶(amorphous) TiO2 薄膜堆

疊在 SiO2薄膜上。

圖 一 (c) 和 圖 二 (c) 顯 示

LPD-SiO2/MOCVD-TiO2/Si 結構，高的

聚積電容值來自於低漏電流所致。而

低漏電流除了是因為 LPD-SiO2所帶來

的高能障，而在 LPD-SiO2 成長過程

中，從溶液中而來的 F 離子可鈍化多

晶 TiO2 薄 膜 裡 的 懸 鍵 (dangling

bonds)，也鈍化了 TiO2/Si 的介面。此

結構的介電常數為 67，漏電流在電場 5 MV/cm 下為 8.4×10-6 A/cm2，在電場 -5 MV/cm 時 其 漏 電 流 為 8.5×10-6 A/cm2有效電荷是 5×1010 cm-2。 圖一(d)和圖二(d)更進一步解釋 F 離子可以有效改善漏電流。我們去除

LPD-SiO2/MOCVD-TiO2/Si 結 構 裡 的

LPD-SiO2，結果介電常數降至 35 且漏 電流在電場 5 MV/cm 時為 9.7×10-6 A/cm2 ，在電場-5 MV/cm 時其漏電流 為 1.04×10-5 A/cm2 漏 電 流 遠 比 MOCVD-TiO2/Si 結構來的更佳。可知 漏電流的改善確實來自 F 離子的鈍化 效果。圖三顯示介面能態密度(Dit)在 經過 LPD-SiO2沈積過後已經大幅降低 了 。 圖 四 和 圖 五 分 別 顯 示

LPD-SiO2/MOCVD-TiO2 /Si 結構的二

次離子質譜儀 (SIMS) 和化學分析電 子儀(ESCA)分析。 由 SIMS 可以看出

F 離子擴散進入 TiO2薄膜，其擴散路

徑(diffusion path) 應是沿著 TiO2薄膜

的晶界(grain boundary)。從 ESCA 分析 可 知 ， Ti-F 鍵 結 隨 著 挖 深 時 間 (sputtered time)而變強且和 SIMS 分析 有相同的趨勢，這更進一步證明到 F 離子可鈍化 MOCVD-TiO2薄膜晶界上 之懸鍵及 MOCVD-TiO2/Si 介面之缺 陷。 同理，我們將此技術應用在經硫 化銨水溶液鈍化的磷化銦基板上。此 系列 MOCVD-TiO2薄膜的厚 度 經 由

電 子 顯 微 鏡 觀 察 為 53 nm，圖六(a) 為 未 經 過 硫 化 處 理 的 MOCVD-TiO2/InP 結構的漏電流圖，在 其 MOCVD-TiO2/InP 介面上有許多原 生氧化層所造成的介面能態密度以致 於表現出高漏電流以及低崩潰電場， 其對應的 C-V 曲線為圖七(a)，由於漏 電流和介面能態密度過大，因此無法 得到一理想之 C-V 曲線。圖六(b)表示 MOCVD-TiO2/S-InP 結構的漏電流，和 圖六(a)相較起來，在正偏壓下，漏電 流小了四個數量級 ; 而在負偏壓下也 有些微的下降量，這表示經硫化處理 後 MOCVD-TiO2/S-InP 介面已獲得改 善。圖七(b)為其對應之 C-V 曲線，由 圖發現經硫化處理後的 TiO2/InP 介面 已得到改善，但由於薄膜仍存在著很 多缺陷，引發漏電流路徑的存在，因 此，此種結構的聚積電容(accumulation capacitance) 有 衰 減 的 現 象 。 此 種 MOCVD-TiO2/S-InP 結構的介電常數 為 55.5，而圖八(a)顯示了其能帶內 (band gap) 最 低 的 介 面 能 態 密 度 為 2.0×1012 cm-2eV-1。 由於 MOCVD-TiO2/S-InP 結構的 漏電流過大，因此，我們將 LPD-SiO2 成長在 MOCVD-TiO2/S-InP 結構上， 因 而 形 成 LPD-SiO2/MOCVD-TiO2

/S-InP 結構。相較起 MOCVD-TiO2/InP

結構以及 MOCVD-TiO2/S-InP 結構， 其漏電流獲得大幅改善。在電場正及 負 1.5 MV/cm 下，其的漏電流分別為 1.45×10-7 A/cm2 和 1.57×10-7 A/cm2， 而圖七(c)顯示聚積電容的衰減現象也 因此獲得改善。而介電常數也提升至 61.2。同時，圖八 (b)也顯示了其最低 的介面能態密度為 4.7×1011 cm-2eV-1。 接著，為了更進一步瞭解 F 離子的鈍 化 效 果 ， 依 然 將 LPD-SiO2/ MOCVD-TiO2/S-InP 結 構 中 的 LPD-SiO2薄膜去除，在電場正及負 1.5 MV/cm 下 ， 其 的 漏 電 流 分 別 為 2.96×10-7 A/cm2 和 4.39×10-7 A/cm2，

與 LPD-SiO2/MOCVD-TiO2/S-InP 結構

的漏電流相較起來只有些微的上升， 其 原 因 是 由 於 熱 離 子 發 射 (thermal ionic emission)所造成的影響。所以可 以得知 F 離子的鈍化效果依舊是降低 漏電流機制的重要部分。其對應的 C-V 為圖七(d)，可得知聚積電容的衰減現 象也因此被消除。此種結構的介電常 數為 62。圖八(c)表示了其能帶內最低 的介面能態密度為 6.5 ×1011 cm-2eV-1。 四.成果自評 在 本 研 究 中 ， 分 別 探 討 出 MOCVD-TiO2/Si 、 經 過 氧 回 火 的

MOCVD-TiO2/Si、LPD-SiO2/MOCVD-

TiO2/Si、去除 LPD-SiO2後的 MOCVD-

TiO2/Si 等結構以及磷化銦基板部分的

MOCVD-TiO2/InP 、 MOCVD-

TiO2/S-InP 、 LPD-SiO2/MOCVD-

TiO2/S-InP 以及去除 LPD-SiO2 後的

MOCVD- TiO2/S-InP 等結構之漏電流

密度、C-V 特性曲線以及介電常數。

在 MOCVD-TiO2/Si 結構中，雖然有較

高的介電常數，但其漏電流較大將不

利 於 元 件 之 製 作 ; 在

LPD-SiO2/MOCVD -TiO2/Si or S-InP

結 構 中 ， 不 僅 能 維 持 較 高 的 介 電 常 數，還可得到較低的漏電流，這可說 是在追求高介電常數材料結構上之突 破，迎合未來元件製作上的需求。 五.參考文獻

5

Brady: J. Vac. Sci. & Technol., 13 (1995) 596.

2. M. A. Butler, and D. S. Ginley: J. Mater. Sci. 15 (1980) 19.

3. G. Q. Lo, D. L. Kwong, and S. Lee: Appl. Phys. Lett. 62 (1993) 973. 4. U. Beck, D. T. Smith, G. Reiners,

and S. J. Dapkunas: Thin Solid Films

332 (1998) 164.

5. D. M. Shang, and W. Y. Ching: Phys. Rev. B 51 (1995) 23.

6. R. Rios, and N. D. Arora: IEDM (1994) 613-616 六. 附圖 -3 -2 -1 0 1 2 3 0 50 100 150 200 250 300 350 400

(a) MOCVD-TiO₂/Si

(b) MOCVD-TiO₂/Si after O₂ annealing (c) LPD-SiO₂/MOCVD-TiO₂/Si (d) MOCVD-TiO2/Si after SiO2 removing

(e) MOCVD-TiO₂/thermal-SiO₂/Si

C apac ita nc e (p F ) Applied Voltage (V) 圖一： 各種不同結構電容的 C-V 特性 曲線比較圖 -10 -5 0 5 10 15 20 10-10 10-9 10-8 10-7 10-6 10-5 10-4 10-3 10-2 10-1 Leakage C u rrent Dens it y ( A/cm 2) Electric Field (MV/cm)

(a) MOCVD-TiO2/Si

(b) MOCVD-TiO2/Si after O2 annealing

(c) LPD-SiO2/MOCVD-TiO2/Si

(d) MOCVD-TiO

2/Si after SiO2 removing

(e) MOCVD-TiO2/thermal-SiO2/Si

圖二：各種不同結構電容結構的漏電 流比較圖 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0 1011 1012 1013 MOCVD-TiO2/Si

MOCVD-TiO2/Si after O2 annealing LPD-SiO2/MOCVD-TiO2/Si MOCVD-TiO2/Si after SiO2 removing

In te rf ac e S ta te De ns it y ( cm -2eV -1) E-Ev (eV) 圖三：各種不同結構電容結構的介面 能態密度比較圖 0 200 400 600 800 1000 1200 1400 101 102 103 104 105 106 Co u n ts

Sputter Time (sec) Si

O

Ti F

圖 四 ： LPD-SiO2/MOCVD-TiO2/Si 結

構的 SIMS 分析

680 685 690 695 700

sputter time=400 sec

In

tensity (

a.u.)

Bonding Energy (eV) Ti-F

Si-F

sputter time=200 sec

surface

圖五： LPD-SiO2/MOCVD-TiO2/Si 結

-1.5 -1.0 -0.5 0.0 0.5 1.0 1.5 10-10 10-9 10-8 10-7 10-6 10-5 10-4 10-3 10-2 10-1 100 101 L e ak ag e Cur re nt D e n si ty ( A/ cm 2) Electric Field (MV/cm) (a) (b) (c) (d) 圖 六 ： (a)MOCVD-TiO2/InP,

(b)MOCVD-TiO2/S-InP, (c)LPD-SiO2/

MOCVD-TiO2/S-InP, (d)去除 LPD-SiO2

後的 MOCVD-TiO2/S-InP 等結構之漏 電流比較圖 -8 -6 -4 -2 0 2 4 6 8 0 100 200 300 400 500 600 700 800 Ca pa ci ta nc e ( pF ) Voltage (V)

(a) MOCVD-TiO2/InP

(b) MOCVD-TiO2/(NH4)2Sx-treated InP

(c) LPD-SiO2/MOCVD-TiO2/(NH4)2Sx-treated InP

(d) MOCVD-TiO2/(NH4)2Sx-treated InP after removingSiO2

圖七：各種不同結構的 C-V 特性曲線 比較圖 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0 1012 1013 1014 In ter face S tate Dens it y ( cm -2eV -1) E-Ev (eV)

(a) MOCVD-TiO2/(NH4)2Sx-treated InP

(b) LPD-SiO2/MOCVD-TiO2/(NH4)2Sx-treated InP

(c) MOCVD-TiO2/(NH4)2Sx-treated InP after removing SiO2

圖八：各種不同結構電容結構的介面 能態密度比較圖